CMOS RailtoRail运算放大器设计研究

yoursilf

摘要：近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的
模拟电路来降低功耗,所以低电压、低功耗模拟电路设计技术正成为研究的热点。
本文在分析MOS管恒跨导输入级和AB类输出级的基础上设计了一个低压、高
5 {  s# {& v( ?( W6 r, l# ~4 `增益、恒跨导的CMOS Rail-to-Rail运算放大器;分析了带隙基准源曲率产生的
主要原因，优选VpE线性化曲率补偿技术，设计了一个与CMOS工艺兼容的低
温度系数、高电源抑制比的带隙基准源电路，该带隙实现了二阶温度曲率补偿，
9 }) C+ I: k/ E+ E, {另外增加了启动电路。采用Huahong-NEC 0.25um CMOS工艺的BSIM Spice模
: E; v" D' L7 |2 |$ F8 z' ]5 v0 o型，用cadence spectre对运放和带隙进行了详细的仿真并分析了其仿真结果，优
$ U/ o% k6 v" C9 m化了所设计电路后再仿真，结果表明运放输入输出范围均可达到全摆幅，具有较
高的增益、共模抑制比、电源抑制比和摆率，且噪声小;此带隙基准源输出基准
$ ]- l' [7 p! g$ u9 {% i% J电压的温度系数为7.6ppm/℃，温度性能良好，且具有很高的电源抑制比，满足
: y: x' i9 ^2 h9 U+ F7 ?# S/ E% FCMOS Rail-to-Rail运放对基准电压的要求。
最后本文对 CMOS集成电路中的匹配性做了一定的分析和研究，推导出
6 m  r4 V' y- _; C2 [0 K( F; CMOS管工作于饱和区和线性区时电压、电流失配的因素，并对MOS管匹配特性
的影响进行了分析，系统地提出一些进行MOS 管匹配设计的方法及应该采取的
1 p% Z1 M4 r; B  I8 s9 R  K% L版图设计规则，为CMOS集成电路设计提供必要的理论依据。
关键词:CMOS 恒跨导Rail-to-Rail曲率补偿匹配性
& C) M" ]9 e, X0 j
& X2 M5 X+ k$ r5 S4 h20世纪80年代初期，许多专家预言模拟集成电路即将消失。当时数字信号
处理算法的功能日益增强，而集成电路(IC)技术的进步又使这些算法可在硅片上
紧凑而有效地实现。许多系统上用模拟电路形式来实现的功能很容易在数字领域
* K# z# w1 \* v) J' t% J, K8 ^/ e# d内完成，这使人们可以假定﹔如果C制造有足够的能力，那么信号的所有处理
最终都可用数字方式来实现。那时模拟C前途黯淡，模拟C设计人员开始寻找
- [" |) P! N: y( F6 C其他工作。
可是，为什么现在对模拟集成电路设计人员的需求如此之大?尽管此后数字
/ e3 ^5 F0 p  V信号处理和C技术一直迅猛发展，人们已经能够制造包含上百万个晶体管、每
: ?4 O# C6 V! J2 @; \' D秒处理数万亿次操作的处理器了，且许多类型的信号处理确实已经转移到数字领
域，但是在现代许多复杂高性能系统中模拟电路从根本上已被证明是必需的。如
& Z2 Q: ~: `" B4 _7 o9 G# \在自然界信号的处理、数字通信、磁盘驱动电子学、无线接受器、光接收器、传
- {  X4 U: C  w感器、微处理器和存储器等系统中都不可避免地要涉及到许多模拟技术。

  e0 T* d( s( j$ l
; p' J, t. J) s5 B+ {% o5 Z

游客，如果您要查看本帖隐藏内容请回复

' L: E% \3 z: N. E. W5 w3 |" E

qq666888qqw

看看隐藏了什么