上拉下拉的问题

weixuanren

$ C# @2 N+ Y' C9 P4 u* T
上面的备注以及框内的不明白，可以解释一下吗？ 如果是0是上拉还是下拉？
下拉的话，是不是可以直接接地？
) ]/ f/ ~+ N' N* P2 F

jacklee_47pn

通常 EVB 裡面的標示"0"是下拉 (to GND) . 看你的原理圖 "0" 應該是可以接GND.
0 C; A# X3 ~0 w$ z  y8 J- z( S- a( 因為S2 右邊共接許多零件, 雖然沒看見GND符號, 可是由C24來看推測應是GND)

weixuanren

A1=A2 DC  是什么意思
2 v: V' G7 y; a7 U: VA1=A2 TW2815 是什么意思

还不说

) k  T: |: l- l看了楼主新更新的图之后，不得不更新一下
0表示GND
( ?) Q. H& I& t! ]1表示VCC
S2应该是一个拨码开关
S1=0 S2=1时，A1=A2 DC，将DC信号传输过去
+ g. t8 I7 f' W/ t  CS1=1 S2=0时，TW2815, 将信号传输至TW2815，TW2815是解码芯片，由TW2815解码输出
下面的备注，是模式注释而已
下拉根本没必要。。。。
1 F8 E  C: V; r1 D# x

weixuanren

如果我要做下拉，那我R57  R58要不要接上？  R57 R58是接3.3V的

weixuanren

weixuanren 发表于 2010-12-22 14:56
如果我要做下拉，那我R57  R58要不要接上？  R57 R58是接3.3V的

9 ~" q3 @; g0 i* y" i, W- w9 J

还不说

下拉，不知道你要将哪里结成下拉，FUNSEL0和TESTMODE0接下拉吗？
这两根线，接下拉的话，没多大的意义的，因为你开关合上时，直接就是接到地了的
8 V' O2 o( P" P- T; S! D* W, i当然，在上拉和下拉的情况下，有了上拉，肯定就不用下拉，用下拉的话，肯定就不接上拉了的

weixuanren

也就是 要么只可以上拉，要么只可以下拉接地，  不可以一边做上拉，另一边做下拉，对吗

还不说

是的

weixuanren

还不说 发表于 2010-12-22 15:41
是的

那我这张图，是不是可以上下拉都可以？还是也要分开的？

还不说

& l. ]6 m# d8 V) ]OTG，首先你要明白OTG_ID是干嘛用的
; [% E4 y: {3 y. f! X4 g' U用来识别主机和从机的
: G% p" p" H% b0 k+ q上面那个电阻，已经写了1K/NC
7 L2 l1 x# Q. z" Y6 m( k0 m或者连或者不连的
这两个电阻，是用来选择用的
* F# W  ?' V3 |: a8 u真正量产的时候，肯定是只接一个的
/ {9 a6 u! S2 \0 Q

weixuanren

还不说 发表于 2010-12-22 15:52
OTG，首先你要明白OTG_ID是干嘛用的
+ B6 b- _0 q) ?用来识别主机和从机的
上面那个电阻，已经写了1K/NC

7 S/ w( t: J3 P4 ?那我上拉，然后把下拉那个电阻不要，可否？
1 Q# a, S+ u: |7 A# o$ j. r

还不说

回复 weixuanren 的帖子
/ `' K  u  t( O
  K5 Y, D+ \% K$ e# {) p请先去明白OTG_ID是干嘛用的

还不说

看你想干嘛，才能确认怎么接，不是简单的上拉下拉

dennis_chao

我觉得楼上比较像个专业人事,其实你先了解一下SPEC.一般里面都有介绍的.....
另外我觉得你应该了解一下上拉及下拉电阻使用的真正含义:上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现OC、OD输出的芯片。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上升时间越长，下降沿是通过有源晶体管放电，时间取决于器件本身。因此设计者在选择上拉电阻值时，要根据系统实际情况在功耗和速度上兼顾。
另外顺便说一下它的应用,我总结了一下觉得可以分为以下七点:
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
  r7 l% V; j, p( X& p1 h2、OC门电路必须加上拉电阻，以提高输出的搞电平值。
; O% O4 z  r0 ?5 i9 K5 ]3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
2 K* M2 c/ e" }4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。