EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑
" ~& Q- X- O& [$ i- z. D j* {( i
: Q8 N9 F r5 i
目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结
( T% T, {: V- W( p5 N
7 w2 s) w* m [. v9 O3 wDDR不能正常工作与拓扑结构的关系
+ o4 C0 o" \+ P: S) A% ], `4 ? ; L5 G5 I5 _- ]3 [
1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？
+ t/ l3 d% z$ [' C& M1 G r! B) O% G, Z/ e! h2 y. ]
( _8 J6 q3 W5 |: \; `: R0 L2、改善前的信号波形
1 S$ w, H3 h/ P h' {$ F 该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。; b7 T7 W. T n
图1 Fly-by 拓扑走线 % p0 F+ T& r$ }. W
FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：$ \& n# @2 N7 M3 ?4 v( h
图2 DSP与FPGA波形对比 2 i5 j: k/ S: f+ T$ Q& E* ?
由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。
: Q1 X1 g( z# l
0 S T$ U: R5 |8 [4 T; g" }3 G! j' J) p/ n( g
: m% |, Q! a/ Y# O7 ]. N4 R6 ?2 \
T8 Q+ ^5 F8 H, ?8 M! j' {( k
7 w4 R) e& I9 T8 P0 e
7 G- D4 x; ~% a8 A | 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
