EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑 ' p% r1 y& C- n; Z b9 d3 Q
( w& H3 i/ k( ]6 W* E
1 B. {, U ]3 |$ _" s目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结 % ]% B$ N6 x4 R2 L, a2 r: t
! X7 l, T2 [/ N. R
DDR不能正常工作与拓扑结构的关系
/ X `( \6 r# I' a- F, ^ - h/ C" V6 x. v* a# l0 _
1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？
! s: k1 U/ O( m# T1 x- f5 |% D2 R% ~8 O
* _5 w( C+ g4 d+ Y+ V& z' ~$ Q2、改善前的信号波形
`7 K" H L" G 该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。" ~8 Z( z. z' t7 T
图1 Fly-by 拓扑走线
% g n! }' @. ~ FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：; l- ]5 G- f) c
图2 DSP与FPGA波形对比
# m. G0 t, d, g 由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。& x% b q* M; o+ A% M7 B
0 N+ h9 R4 I; I- e& Z
8 v- r( x5 ?+ M8 G4 w
" n8 V8 a7 {6 U6 Y& q9 X. E
1 ^# e$ t8 `5 D. I0 Z8 o" V
' ~5 D7 b$ P$ c. O4 M: _9 F' Q8 l: R8 g
| 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
