EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑
9 n0 [& Y, ]& g; S3 p; Y4 s$ Y3 |0 t- B. E
7 F! Q3 m1 V: f
目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结
, W" N c; b+ J. p+ F" ~' s
6 m" j4 C: O- V. e. N. ^$ yDDR不能正常工作与拓扑结构的关系) R3 W/ \+ {' [0 M0 t& ^$ c y
Y3 ]. I9 q5 ~( r/ D l5 C1 n8 P
1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？" D4 d3 a* J% P- k, _+ ^& X
2 p( i; G: p6 ?- Q# X7 P: l8 V
0 a% a( a: d9 s3 z% S2、改善前的信号波形* v% y/ w# y6 d& B7 [8 p
该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。
+ _3 `: y* n2 s/ v% k 图1 Fly-by 拓扑走线 ) K. {( d' _4 |- p
FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：2 D1 f& B( A! L! w
图2 DSP与FPGA波形对比
- M; `8 M, l. w' o' V- @+ b2 F 由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。" S5 P1 @" n# j# n
6 E' W: T5 S3 s+ U$ H# @% W
& s0 D6 S! {1 J/ M
9 j, v! w# g% B
; N) J' }3 K- K6 u
3 Q* |. _; v n
1 E5 X0 o0 A, A6 I* m' { | 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
