EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑 3 N* l5 Q- W6 k
" s5 \" D H& Z z Y2 G, }% ]
- K6 Z# I9 d5 h, p8 g5 `/ Z1 K7 j) u目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结 " [- e2 D4 A6 m4 G/ b
4 D, j8 q8 x: S2 @% Z- [5 ZDDR不能正常工作与拓扑结构的关系" y+ F. [7 o: I8 `
& ? o3 e0 {" V. f& ~5 t1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？7 P3 A$ t1 @* P4 Y9 k1 E
4 N8 D6 p B) q9 ^
5 m2 L9 o- o. s* k
2、改善前的信号波形5 b& x; _: i& d2 ^$ A5 E
该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。
3 e4 G1 C, l! A H 图1 Fly-by 拓扑走线 , {4 j# q7 P7 d, z" o$ j
FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：& k! h8 I8 m% Z) a" \2 {: {
图2 DSP与FPGA波形对比 / b7 w) r) i3 k9 { E
由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。2 @! T9 N( u1 C* R; \0 d. L& ?
; D# K" g8 x0 g7 [0 P
* H6 \0 q A, O! q+ R+ q; \" b
9 [; }+ {: }/ |* q2 Q
+ W: c( p# S& _
" x8 b C$ x) o% @; W; F" Y
1 F+ F5 [) j [ | 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
