EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑 ) V' [- g/ V5 H& O1 {, [6 O* g
% g4 F; ]3 v& n: j3 m' u9 ]& O- N2 D' j" y9 T' L3 R
目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结
\3 C2 y; A( E- w
* n7 V$ C' i' z3 sDDR不能正常工作与拓扑结构的关系
& \# s+ L0 P) t( O, M0 d" t( J
! `% m. o+ D+ k1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？
1 z2 [: M5 U& p8 ]) K9 [; X C1 f* b f
. L, M( i4 r v7 |1 T
2、改善前的信号波形+ w' F& l' t9 K, P& z
该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。
6 O6 p- H- j/ D7 o; F% D3 `" ?% m6 ^ 图1 Fly-by 拓扑走线
# | x4 W+ Z7 Y$ v FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：
2 O7 q. L, B; q3 `* B图2 DSP与FPGA波形对比 5 U" S- h$ u$ d8 F' U$ V
由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。7 X& \ J7 H( G
/ r- a# ^" U9 B- c0 [+ s7 L0 m7 q: M
- V. \1 k3 }! W
6 i! o- r9 C& U) m
: ]: Z& \9 c, e7 \8 d8 Y. E& z+ a
, I4 M; J: Z# |( ]5 L: @6 d
| 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
