【DDR4仿真设置问题】Timing Budget

MarsonJ

大佬们，请教一个DDR仿真设置的问题，DDR4这里Timing Budget设置，数据范围只能是0~0.5UI之间
6 N5 s2 s. V9 ]- V* X但是规格书写的0.76UI MIN
这个是我理解错了还是需要如何转换么？
, }+ L$ j2 T6 k& ^' L+ O* Q1 n
' D+ }/ I  L9 F* {  H! c9 \2 M

Blah

俺不会                                      

MarsonJ

& \) H6 w+ Q5 u0 B( n! ?0 o4 f我又找了一份LPDDR4X的规格书，看到了这个图，这里是不是按这样应该转换一下：
1 S+ ]4 ]- Q, c+ I2 J% mtDS=0.5UI-tDQSQ，tDH=tQH-0.5UI？
( E  L' E! @: ^6 c' d' g% z9 Z, R不知道理解的对不对。

1 x- R5 {8 I; v6 g; m2 D7 Q2 f

MarsonJ

" C& s9 `, v! b$ B  J7 R但是我按上面的算法输入后提示警告，告诉我数据总线驱动端建立时间与接收端建立时间的关系不切实际。
7 I% B6 p3 G5 X- L  \不知道这个应该怎么算，好难啊，太难了……

MarsonJ

木有人，太难了