电源完整性研究

zmmdmn

     在系统中，设备供电系统经过电源传输电路到达某一器件时，供电电源特性与该器件的电源要求的相符程度，称为电源完整性（PowerIntegrity PI）。在如今分析研究信号完整性的同时，怎样给系统提供一个稳定、可靠的供电也成为了重点研究的方向之一。随着器件的集成度越来越高，晶体管门数越来越大，器件需要的供电的电流和功率越来越高，且供电电压越来越低，电源完整性问题越来越突出，将电源的电压和地假设为绝对稳定状态的想法已经不能被接受。经过几十年的发展，信号完整性分析研究的理论、实践方法比较成熟，有许多的 EDA 工具可以用来解决信号完整性问题。相对来说，电源完整性是一门比较新的技术，它在高速印制板设计中越来越重要。目前 cadence公司 allegro PCB 软件中的 Power Integrity 模块和 ansoft 公司的 siwave 软件都支持电源完整性问题的分析及仿真。
% Y' G8 L6 W% V7 `; ]6 I* h1 电源完整性问题
5 F5 z$ v5 v, t1 o9 I' a发生电源完整性问题的原因主要有两个：一，器件在高速开关状态下，瞬态的交流电流极大；二，电源传输回路存在等效电感。电源完整性问题从体现形式上，可以分为以下三种情况：同步开关噪声（SSN）；谐振及边缘效应；非理想电源阻抗。下面分别叙述。
1.1 同步开关噪声（SSN）
如图1 所示，在器件处于开关状态时，直流供电系统产生的快速变化的电流经过传输回路上存在的等效电感时形成交流压降，从而引起的噪声，称为同步开关噪声（Simultaneous SwitchNoise,缩写 SSN），有时也称△i 噪声。若是由于封装电感而引起参考地平面波动，造成器件地和系统的参考地不一致，这种现象称为地弹（Ground bounce），地弹现象也可归于同步开关噪声。
图 1 同步开关噪声
; q  V" k. Y# E- n% X- k随着器件开关速度越来越高，瞬间电流变化越来越明显，电流回路寄生电感越来越大，因器件的同步开关输出（Simul-aneous Switch Output, SSO）而产生的同步开关噪声越来越严重。其基本公式如下
（1）
在上述公式中，I 表示单个开关输出电流的大小，N 表示在同一时刻开关的驱动端数量，LLoop表示整个回流路径上的电感，而 USSN 表示同步开关噪声的大小。开关噪声给信号传输带来的影响比较明显，由于地连线或参考地平面存在的寄生电感在开关电流的作用下形成的电压波动有可能对收发两端的信号波形都造成干扰，甚至因为电源本身和地噪声的干扰发生数据意外翻转的现行 。
1.2 谐振及边缘效应
在系统中，电源平面可以等效成一个由许多电感和电容组成的网络共振腔，在特定频率下，组成网络共振腔的电容和电感会发生谐振现象，而使电源层的阻抗发生变化，随着频率增加，电源阻抗也不断发生变化，尤其在并联谐振效应越来越显著的时候，电源阻抗增加也越来越明显。

除了上面讲述的谐振效应外，电源设计中也需要注意电源平面和地平面的边缘效应问题，电源平面和地平面的边缘效应一般体现为边缘的反射现象及辐射现象，这也会增加整个电路板的辐射发射成为电磁兼容中的辐射源[1]。
% ?5 G9 i2 W! r1.3 非理想电源阻抗
! n+ c! }; T" g  H在理想化的供电系统中，电源阻抗为零，平面上的任何一点电位都是恒定不变的（等于系统供给电压），但是实际的供电系统与理想化系统差别很大，其存在很大的噪声干扰，噪声干扰在某些情况下都可能影响系统的正常工作。由于实际供电系统的电源阻抗非理想特性，使得实际供电系统通过电源/地平面时产生电压变化。因此在电源完整性设计中，对电源/地平面的阻抗的控制十分重要。
2 电源完整性设计
. d" e* m5 [) ?+ ]& V! i2.1 电源分配网络设计
不理想的电源分配系统（Power Distribution System PDS）很容易导致电源完整性问题，电源分配系统的主要作用是向系统内的所有芯片提供足够的电源，系统中的这些芯片在需要充足的功率消耗同时，对电源的平稳性也提出一定要求。由于电源平面存在阻抗，在瞬时电流流经这些平面时会产生损耗，导致压降和压值变化，即电源波动，为了使供电系统能够满足系统内每个芯片的供电需求，需要对供电系统的等效阻抗进行严格控制，即尽量降低系统阻抗。电源的分配网络设计就是要尽量减小网络阻抗，实现电源完整性，尤其对小电压、大电流的电源要进行重点设计。
设计实例：在一个供电系统中，
1.2V的电源最大瞬间电流为 0.7A，允许的波动为 5%，则设计的最大电源阻抗应为：（2）用 Cadence 公司 Allegro PCB 软件设计 PCB，并用 PCBSI 模块对电路板的阻抗进行仿真
7 z; [. B0 W0 s% O! p从“阻抗-频率”曲线可看出在 1.7M 到 4M，59 到63M，303M 到 351M 超出目标阻抗。阻抗设计可以通过更改电源地的电容数量或大小来改善，根据仿真超标的频段更改卡的电容数量和大小。更改后仿真结果可以看到电源阻抗得到很好的改善。通过软件仿真可以验证 PCB 电源/地阻抗是否达标，根据超标的频率设计更改加载的电容数量和大小，从而使正个PCB的电源完整性的阻抗设计达到要求的目标阻抗值。

" s1 `+ V- X9 E0 s# a# L6 w% ?9 M2.2 谐振及边缘效应设计
在第一章 1.2 节介绍了电源平面可以等效成一个共振腔，共振腔的谐振频率处对电源阻抗影响比较严重，另外对电路板边缘辐射和反射造成影响，增大整个 PCB 的电磁干扰（EMI）发射。在此我们可以采用ansoft的SIWAVE软件进行全波的、基于有限元方法的仿真，给出对 PCB 的谐振及边缘效应的解决方案。
首先，计算谐振模式： 在电源地平面对系统结果布局布线之前可以计算出平面内在的谐振模式，并通过计算查找在目标阻抗要求时的谐振频率点；查看谐振模式下的电压分布图，并在大电流器件布局时避开谐振频率的电压峰值点，因为这样容易引起共振。然后，基于电压分布情况，把去耦电容放置于电压峰值处。除此之外，利于 SIWAVE 还可以对信号完整性（SYZ 等参数）进行仿真。
1 k# o0 @6 G/ e/ @& c! H通过 SIWAVE 软件对 PCB 的电源地谐振情况仿真，可直观的发现整个 PCB 平面谐振较强点，并针对性的在特定位置加载电容，再次仿真验证加载电容对整个PCB谐振改善情况。
9 k- h1 u% Q+ f8 X' n5 s5 O2 ~& G2.3 电源完整性设计小结
电源完整性问题多采用加去耦电容的方式进行改进，原始的设计方法是加工电路板然后进行测试，在测试中遇到问题再进行整改，而硬件设计工程师在印制板设计时都是通过以前的经验加去耦电容，随着芯片的速率越来越高、芯片核心电压越来越小、印制板密度越来越大等情况导致印制板设计工程师的经验往往不能满足电源完整性设计的需要，通过用仿真工具对电源分配网络和谐振模式进行仿真的方法，使硬件设计工程师在设计之初就对整个PCB电源完整性性能有个初步的认识，并且可以针对性的加去耦电容，直观的验证加去耦电容的数量大小是否满足设计需求。
3 结语
高速 PCB 设计对电源完整性设计要求越来越高，在深入的理解电源完整性问题的理论基础上，采用先进的设计思路和方法对 PCB 进行电源完整性的预设计，并在印制板加工之前就确定如何设计去耦电容，根据印制板的实际情况确定电容的种类、数量和摆放位置，这样可以有效的缩短设计周期和节约成本。
1 e7 l3 ~- r5 E, }4 b# V) I& d
6 C; q) _  [/ v, Y- @  c, ?

silenced

在如今分析研究信号完整性的同时，怎样给系统提供一个稳定、可靠的供电也成为了重点研究的方向之一。

xanafahd

Thanks a lot !