制作印刷电路板的抗干扰设计原则

中信华 · 发表于 2020-9-16 14:24

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

　　一、电源线布置：
　　1、根据电流大小，尽量调宽导线布线。
　　2、电源线、地线的走向应与资料的传递方向一致。
　　3、在印制板的电源输入端应接上10~100μF的去耦电容。

　　二地线布置：
　　1、数字地与模拟地分开。
　　2、接地线应尽量加粗，致少能通过3倍于印制板上的允许电流，一般应达2~3mm。
　　3、接地线应尽量构成死循环回路，这样可以减少地线电位差。

　　三、去耦电容配置：
　　1、印制板电源输入端跨接10~100μF的电解电容，若能大于100μF则更好。
　　2、每个集成芯片的Vcc和GND之间跨接一个0.01~0.1μF的陶瓷电容。如空间不允许，可为每4~10个芯片配置一个1~10μF的钽电容。
　　3、对抗噪能力弱，关断电流变化大的器件，以及ROM、RAM，应在Vcc和GND间接去耦电容。
　　4、在单片机复位端“RESET”上配以0.01μF的去耦电容。
　　5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。

　　四、器件配置：
　　1、时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离其它低频器件。
　　2、小电流电路和大电流电路尽量远离逻辑电路。
　　3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。

　　五、功率线、交流线和信号线分开走线
　　功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走线。

　　六、其它原则：
　　1、总线加10K左右的上拉电阻，有利于抗干扰。
　　2、布线时各条地址线尽量一样长短，且尽量短。
　　3、PCB板两面的线尽量垂直布置，防相互干扰。
　　4、去耦电容的大小一般取C=1/F，F为数据传送频率。
　　5、不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。
　　6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等）。
　　7、采用全译码比线译码具有较强的抗干扰性。

　　为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰，数字地模拟地在接向公共接地点时，要用高频扼流环。这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈,这种器件对低频信号可以看成阻抗为零,对高频信号干扰可以看成一个电感(由于电感的直流电阻较大，不能用电感作为高频扼流圈)。

　　当印刷电路板以外的信号线相连时，通常采用屏蔽电缆。对于高频信号和数字信号，屏蔽电缆的两端都接地，低频模拟信号用的屏蔽电缆，一端接地为好。
　　对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。铁磁屏蔽对500KHz的高频噪声效果并不明显，薄铜皮屏蔽效果要好些。使用镙丝钉固定屏蔽罩时，要注意不同材料接触时引起的电位差造成的腐蚀。

　　七、用好去耦电容
　　集成电路电源和地之间的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。

　　1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。
　　每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。
　　去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF,100MHz取0.01μF。
　　在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。例如1000pF的瓷片电容引脚长度为6.3mm时自共振的频率约35MHz，引脚长12.6mm时为32MHz。

　　八、降低噪声和电磁干扰的经验
　　1.可用串个电阻的办法，降低控制电路上下沿跳变速率。
　　2.尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短。
　　3.I/O驱动电路尽量靠近印制板边。
　　4.闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。
　　5.尽量用45°折线而不用90°折线，布线以减小高频信号对外的发射与耦合。
　　6.时钟线垂直于I/O线比平行于I/O线干扰小。
　　7.元件的引脚要尽量短。
　　8.石英晶振下面和对噪声特别敏感的元件下面不要走线。
　　9.弱信号电路、低频电路周围地线不要形成电流环路。
　　10.需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。

　　印制板上的一个过孔大约引起0.6pF的电容；一个集成电路本身的封装材料引起2pF~10pF的分布电容；一个线路板上的接插件，有520μH的分布电感；一个双列直插的24引脚集成电路插座，引入4μH~18μH的分布电感。

　　数字电路、单片机的抗干扰设计
　　在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个：
　　（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
　　（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。
　　（3）敏感器件，指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。
　　抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。（类似于传染病的预防）

　　1抑制干扰源
　　抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。

　　抑制干扰源的常用措施如下：
　　（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。
　　（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF），减小电火花影响。
　　（3）给电机加滤波电路，注意电容、电感引线要尽量短。
　　（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。
　　（5）布线时避免90度折线，减少高频噪声发射。
　　（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。
　　按干扰的传播路径可分为传导干扰和辐射干扰两类。
　　所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加蔽罩。

　　2切断干扰传播路径的常用措施如下：
　　（1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感，要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。
　　（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。
　　（3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。
　　（4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
　　（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求。
　　（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。
　　（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。

　　3提高敏感器件的抗干扰性能
　　提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复的方法。
　　提高敏感器件抗干扰性能的常用措施如下：
　　（1）布线时尽量减少回路环的面积，以降低感应噪声。
　　（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。
　　（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。
　　（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
　　（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路。
　　（6）IC器件尽量直接焊在电路板上，少用IC座。

　　我先说说我在这方面的经验:

　　软件方面：
　　1、我习惯于将不用的代码空间全清成“0”，因为这等效于NOP，可在程序跑飞时归位；
　　2、在跳转指令前加几个NOP，目的同1；
　　3、在无硬件WatchDog时可采用软件模拟WatchDog，以监测程序的运行；
　　4、涉及处理外部器件参数调整或设置时，为防止外部器件因受干扰而出错可定时将参数重新发送一遍，这样可使外部器件尽快恢复正确；
　　5、通讯中的抗干扰，可加数据校验位，可采取3取2或5取3策略；
　　6、在有通讯线时，如I^2C、三线制等，实际中我们发现将Data线、CLK线、INH线常态置为高，其抗干扰效果要好过置为低。

　　硬件方面：
　　1、地线、电源线的部线肯定重要了！
　　2、线路的去偶；
　　3、数、模地的分开；
　　4、每个数字元件在地与电源之间都要104电容；
　　5、在有继电器的应用场合，尤其是大电流时，防继电器触点火花对电路的干扰，可在继电器线圈间并一104和二极管，在触点和常开端间接472电容，效果不错！
　　6、为防I/O口的串扰，可将I/O口隔离，方法有二极管隔离、门电路隔离、光偶隔离、电磁隔离等；
　　7、当然多层板的抗干扰肯定好过单面板，但成本却高了几倍。
　　8、选择一个抗干扰能力强的器件比之任何方法都有效，我想这点应该最重要。因为器件天生的不足是很难用外部方法去弥补的，但往往抗干扰能力强的就贵些，抗干扰能力差的就便宜，正如台湾的东东便宜但性能却大打折扣一样！主要看各位的应用场合。

　　印制电路板(PC8)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大。因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。

hope123 · 发表于 2020-9-16 16:06

为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰，数字地模拟地在接向公共接地点时，要用高频扼流环。这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈,这种器件对低频信号可以看成阻抗为零,对高频信号干扰可以看成一个电感(由于电感的直流电阻较大，不能用电感作为高频扼流圈)。

wg3613 · 发表于 2020-9-16 16:11

学习了，，，，

帐号		自动登录	找回密码
密码			注册

制作印刷电路板的抗干扰设计原则

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1