|
|
本帖最后由 dapmood 于 2020-9-15 17:28 编辑
) h" ?7 }) Q/ b6 L; P3 K% u; I. C. J8 a! ~3 Y5 l* t: v3 U
1、滤波电容要尽量与芯片电源近，振荡器也是，在振荡器前端放电阻；1 h, B% {# K e) m; t; _. c
2、改变电路板大小在Design的Board Shape里； h9 f1 G3 ^5 ~: s( T2 {& k" q
3、画完电路板大小后，在Mechanical1层用10mil线画板框（国内部分工程师喜欢用禁止布线层即KeepOut-Layer层）P+L布线；
, c2 i# Q$ O6 a0 E- S4、放置元件，过孔，焊盘，覆铜，放文本等都可用P+对应快捷字母；
, `( N1 f" j* _0 e5、覆铜(place polygon pour)之前要修改安全间距design rules(clearance 10mil左右)，并且NET网络连接到地GND,选择Pour Over All Same Net Objectc,还要去除死铜（remove dead copper）；补充：因为FPGA下过孔比较密容易出现网络被隔断。多层板内层铺铜要注意电源层和地层，如果是正片（Signal）出现网络被隔断需手工加画6mil的线把网络连接好，如果内层是负片（Internal Plane ）出现网络被隔断可以将隔离焊盘大小改小，保证网络连接；
4 h& z# u' b+ I( w* e6、表层的铺铜要用网格时选择Hatched（Tracks/Arcs），线宽 （Track Width）10mil,间隔 （Grid Size）20mil，Grid Size 的大小是包含线宽在内前面数据实际是10mil线宽10mil的间隙；
& [- |' a6 d2 a+ M7、排线整体操作用S+L，放导线用P+L，布线过程中按 * 可以添加过孔；
5 b5 H% S) `$ V+ k5 g: m5 @: B# [8、小键盘加减+，-号为各层之间切换用，Page Up放大，Page Down缩小；9 J* z& X, n" `
9、距离测量R+M，单位mil和毫米 mm切换用Q键；+ t; O6 n% ]0 ]! o* @, l! u+ e& u5 J4 ~: t
10、画封装图时，J+L为Jump to Location定位到某一点；
' u! h( M1 G4 U* M( z11、定基点画封装在Preference的PCB中的Display中Origin Maker；& ~; x6 y |% W
12、画PCB封装时可用队列粘贴P+S；
. F9 o, N8 C! w* t4 {3 Q13、画PCB封装图要在TOP OverLayers（黄色）；
) C) p# C! A, @$ H% `# ]) T- F14、模拟电源和一般电源之间一般要加一个电感（10mH左右）消除信号的影响，加两个0.1uf的电容滤波；
- r- S: f, e( h! O' C1 M15、单片机的模拟参考输入端AREF要接电解电容滤波，而且要接模拟地，模拟地（AGND）与一般地（GND）之间加一个电阻，并且正负模拟参考输入端之间要加电容（0.1uf）滤波；
/ I4 |9 ]% f V" }16、自动标号用Tools--Re-Annotate ；
, K0 u u1 T* c* ]1 i' u! {) c17、画器件原理图的时候，善用器件排列规则来画图，比如输入引脚在左边，输出在右边，电源在上边，地在下边； a4 h0 F! |1 v2 j! o
18、画原理图库时，可以用分部分（part）来设计引脚特别多的芯片；4 z3 D: Q$ p& L$ C# [$ w6 M
19、低电平可以使字母头上显示一个横线来表示；4 @6 S- ?- R. d9 e
20、在布置PCB时，必须先要设置规则（很重要），rule中要设置Via、Clearance等；7 T4 z( C7 X/ k- z. e
/ C) e. _# m* ^/ Z7 y+ S! J
2 Q: R. H }; f2 [2 D% o2 z3 b& B
21、Shift+S 看单层所有布线，鼠标右键可以整体图显示拖动，鼠标中键前后拉=放大或者缩小，多层布线非常有用；
/ m5 s, g; W% g9 W O. {22、当重复器件比较多时候，使用排列组合Align，选择要排列的元器件，快捷键shift+ctrl+H,水平均匀排列，shift+ctrl+V,垂直均匀排列，shift+ctrl+T、shift+ctrl+B；% z4 G" |. ~* @1 ]
23、群操作：选中你要操作的所有器件，使用Shift+鼠标左键双击其中一个器件进行属性设置；
3 ^8 w0 ]* o3 C- {% ]5 [5 L( Z24、在一个工程中的所有原理图中的网标都是相通的，如果要用总图和子图，选择Design->Creat Sheet Symbol From Sheet or HDL；. e& z' [+ Q; h3 E
25、添加信号层用Design->Layer Stack Manager选中top Layer然后Add Layer（正片） 或 Add Internal Plane （负片）；+ B( a, r8 w/ X3 T$ \
26、扇出功能：FPGA多引脚可以Auto Route->Fanout->component然后选中你要扇出的器件，根据情况勾选；- }8 o& m( Y& h s
27、改变PCB引脚顺序后要反编译到原理图用Project->Project Option->options把其中的Changing Schematic Pins勾选项去掉，然后Design->Update Schmetics in xx.ProPCB；7 x* X+ ]/ c6 M @
6 S7 u# u4 v/ F% H9 y; w" W
& \9 W/ s: n+ \; f6 C2 V: d* W# q, e$ s2 Q2 U. _
28、交互式布线:就是改变其中的引脚顺序，需要注意:3 w- B0 K6 m J* N, u$ R
a、首先要配置可以交换的管脚Tools->pin/Part Swapping->configure选中你要交换的芯片比如FPGA，然后选择可以交换的IO管脚，不能选中时钟和一些配置管脚比如nCSO,nCE,ASDO,DATA0等等，这些都不能交换，Show Assign IO pin Only，然后将他们选中后增加到一个组比如Type组。
, p: y$ F/ k+ c; ub、Pin Swap勾选上这样才允许交换引脚) N4 D8 ?# y$ {1 ~( e8 |: V2 |* w
c、Tools->Pin/Part Swapping->Interactive Pin/Net swaping(快捷键TWI)
( l& P( B2 e$ b5 P/ D29、布多层板注意：6 y% \ ?' \' _) U) P4 G6 u- C# i
4 U8 k) ~ T5 K0 J6 z! @
a、FPGA内部线宽≥4mil(这个要根据FPGA中引脚之间的最小间距来看)，过孔（Via）外径≥18mil内径≥8mil,电源类通孔外径50mil，内径20mil；
9 u6 y0 B$ ^- h }$ a, [2 ~b、等长线：对时钟同步严格要求的需要布等长线，查看PCB，view->Workspace Panels->PCB->PCB，将要布的网络分成一组便于观察线长（双击All Net添加一组网络）,Tools->Interactive Lenth Tuning(快捷键TR),选择网络中一根线后Tab可以设置增加网络，然后找到网络中最长的线进行等长布线，通过这个布线 ，之前要先连接好线，给出足够空间；( V1 R: i: O5 A& n
c、差分线:对DVI类接口需要布差分线，view->Workspace Panels->PCB->PCB然后选择Differential Pairs Editor,新建你要布的差分线，也可以先在原理图中标注，然后用Tools->Interactive Diff Pair Lenth Tuning(快捷键TI)，选中一根线后按Tab进行你要布得最长的线为标准进行布线；
- ], \$ ^$ p; G1 ud、按S+N可以选择整条网络，有利于删除；
* [1 U X% o/ [) l# e4 x& N ^e、使器件固定，双击后选择locked。
1 G) @2 U: B1 `* N- L+ n30、板子最后的检查非常重要，特别是unrouted 检查，板子焊接之前的电源和地检查也是；! h3 I! a Y5 ]
! K8 E: i) c+ \& ?3 [: d: t
# l6 {, c3 ^# Y/ N4 a! e+ H
' Q2 U& l* b3 T/ X; r: X
4 W' _) P: r- {* X" }1 c+ {2 ?) x- @/ h' {; O' x
) t5 K' O. H1 e" a' D5 ]# i
6 F3 c4 C: |# `( f5 }- l2 ^
( ^3 _. `0 @$ L: s8 F- h5 H& M |
|
/1 
发表于 2020-9-15 15:47
收藏
淘帖
支持！
反对！
