PCB画板总是画不理想，该怎么办？

Touuqu

PCB画板总是画不理想，该怎么办？有没有一些PCB布局心得，可以分享？

dapmood

% y6 Q5 m. m; R7 K1 j# l
' ^5 i) c3 `2 H  d% j0 ~& A1、滤波电容要尽量与芯片电源近，振荡器也是，在振荡器前端放电阻；
+ c; |  A3 i* a! S/ }* X4 n4 m7 v2、改变电路板大小在Design的Board Shape里；
0 D  k. I1 g7 }4 T+ Q2 q3、画完电路板大小后，在Mechanical1层用10mil线画板框（国内部分工程师喜欢用禁止布线层即KeepOut-Layer层）P+L布线；
4、放置元件，过孔，焊盘，覆铜，放文本等都可用P+对应快捷字母；
5、覆铜(place polygon pour)之前要修改安全间距design rules(clearance  10mil左右)，并且NET网络连接到地GND,选择Pour Over All Same Net Objectc,还要去除死铜（remove dead copper）；补充：因为FPGA下过孔比较密容易出现网络被隔断。多层板内层铺铜要注意电源层和地层，如果是正片（Signal）出现网络被隔断需手工加画6mil的线把网络连接好，如果内层是负片（Internal Plane ）出现网络被隔断可以将隔离焊盘大小改小，保证网络连接；
6、表层的铺铜要用网格时选择Hatched（Tracks/Arcs），线宽 （Track Width）10mil,间隔 （Grid Size）20mil，Grid Size 的大小是包含线宽在内前面数据实际是10mil线宽10mil的间隙；
7、排线整体操作用S+L，放导线用P+L，布线过程中按 * 可以添加过孔；
8、小键盘加减+，-号为各层之间切换用，Page Up放大，Page Down缩小；
9、距离测量R+M，单位mil和毫米 mm切换用Q键；
6 y. o& D+ Q8 ~3 L, O  {10、画封装图时，J+L为Jump　to Location定位到某一点；
5 }5 X( D! Q  R" a$ x; o" W7 Y11、定基点画封装在Preference的PCB中的Display中Origin  Maker；
2 f5 m" {8 F# b1 Z12、画PCB封装时可用队列粘贴P+S；
13、画PCB封装图要在TOP OverLayers（黄色）；
& t. D$ n$ x$ m* ~14、模拟电源和一般电源之间一般要加一个电感（10mH左右）消除信号的影响，加两个0.1uf的电容滤波；
) n4 d, y% T0 o& m; {15、单片机的模拟参考输入端AREF要接电解电容滤波，而且要接模拟地，模拟地（AGND）与一般地（GND）之间加一个电阻，并且正负模拟参考输入端之间要加电容（0.1uf）滤波；
16、自动标号用Tools--Re-Annotate ；
- _  j+ @1 H: V3 F$ q17、画器件原理图的时候，善用器件排列规则来画图，比如输入引脚在左边，输出在右边，电源在上边，地在下边；
18、画原理图库时，可以用分部分（part）来设计引脚特别多的芯片；
! v( \7 w) x8 K% m$ o( G/ Y+ _19、低电平可以使字母头上显示一个横线来表示；
- B' g4 D1 B% s6 A  B6 o) G" Y2 [20、在布置PCB时，必须先要设置规则（很重要），rule中要设置Via、Clearance等；
( b1 `' N* j8 }( ?* j* I

) \0 C% o8 T; p8 T21、Shift+S 看单层所有布线，鼠标右键可以整体图显示拖动，鼠标中键前后拉=放大或者缩小，多层布线非常有用；
22、当重复器件比较多时候，使用排列组合Align，选择要排列的元器件，快捷键shift+ctrl+H,水平均匀排列，shift+ctrl+V,垂直均匀排列，shift+ctrl+T、shift+ctrl+B；
23、群操作：选中你要操作的所有器件，使用Shift+鼠标左键双击其中一个器件进行属性设置；
7 x1 Q2 w- Q- l24、在一个工程中的所有原理图中的网标都是相通的，如果要用总图和子图，选择Design->Creat Sheet Symbol From Sheet or HDL；
25、添加信号层用Design->Layer Stack Manager选中top Layer然后Add Layer（正片） 或 Add Internal Plane （负片）；
26、扇出功能：FPGA多引脚可以Auto Route->Fanout->component然后选中你要扇出的器件，根据情况勾选；
! A( Y3 f8 c8 C* v$ N27、改变PCB引脚顺序后要反编译到原理图用Project->Project Option->options把其中的Changing Schematic Pins勾选项去掉，然后Design->Update Schmetics in xx.ProPCB；


6 @/ N9 _' `& ]4 A( ^* f% [, r1 D
, K2 w# d4 x( m" m3 R3 F, [28、交互式布线:就是改变其中的引脚顺序，需要注意:
a、首先要配置可以交换的管脚Tools->pin/Part Swapping->configure选中你要交换的芯片比如FPGA，然后选择可以交换的IO管脚，不能选中时钟和一些配置管脚比如nCSO,nCE,ASDO,DATA0等等，这些都不能交换，Show Assign IO pin Only，然后将他们选中后增加到一个组比如Type组。
) G7 I! L! N0 Z$ ~b、Pin Swap勾选上这样才允许交换引脚
( B5 t) q. r) U( M5 i" e3 V" K# yc、Tools->Pin/Part Swapping->Interactive Pin/Net swaping(快捷键TWI)
29、布多层板注意：

a、FPGA内部线宽≥4mil(这个要根据FPGA中引脚之间的最小间距来看)，过孔（Via）外径≥18mil内径≥8mil,电源类通孔外径50mil，内径20mil；
- ]+ g$ \6 `, _2 ]b、等长线：对时钟同步严格要求的需要布等长线，查看PCB，view->Workspace Panels->PCB->PCB，将要布的网络分成一组便于观察线长（双击All Net添加一组网络）,Tools->Interactive Lenth Tuning(快捷键TR),选择网络中一根线后Tab可以设置增加网络，然后找到网络中最长的线进行等长布线，通过这个布线 ，之前要先连接好线，给出足够空间；
c、差分线:对DVI类接口需要布差分线，view->Workspace Panels->PCB->PCB然后选择Differential Pairs Editor,新建你要布的差分线，也可以先在原理图中标注，然后用Tools->Interactive Diff Pair Lenth Tuning(快捷键TI)，选中一根线后按Tab进行你要布得最长的线为标准进行布线；
d、按S+N可以选择整条网络，有利于删除；
e、使器件固定，双击后选择locked。
# _+ u* Q- L# f& }+ r# C30、板子最后的检查非常重要，特别是unrouted 检查，板子焊接之前的电源和地检查也是；
. M7 B/ g) R0 ~* i8 M( L$ S  F
3 x" Z3 s& ~4 f# _! T# q

2 E4 y' U& w, e& v( F0 k* n6 g



6 n: X- J; v1 Q1 g8 O
) _5 g) D" P/ {" d7 p+ l

pcb设计worker

自己能知道自己画不理想，那就按照理想去画啊，可以看看网上大家写的checklist，需要怎么布局，如何模块化设计，布线怎么规划等等。

mytomorrow

在PCB中按L直接可以编辑各层的显示和隐藏，另外尽量十字叉交错布线，减小信号干扰，希望有帮助

ubeautqq

PCB板是要慢慢积累的  ，多看多做慢慢地会越来越熟练的，参考教程视频  学的多了就会了。

t123456

谢谢分享