线变铜皮

笨鸟先飞

在给高速线挖空的时候 有的两PIN是斜着的 那这个时候掏空就比较难掏 但是听说可以通过导出导入更改clp文件可以来实现 请问在clp里面怎么改？skill就先不讨论 。

lilino

很有必要改吗

chendl

使用Toolbox组件里的Cross copy功能就可以实现

笨鸟先飞

lilino 发表于 2020-09-11 16:21:24
4 ~: `" c  X( J+ Y3 e很有必要改吗

$ `( \4 m) q: _+ S% x7 m+ }0 o有必要啊 特别是做射频的时候 隔层参考
  f6 M- T' v9 f' _" W+ e0 N$ s

笨鸟先飞

chendl 发表于 2020-09-11 16:23:52
4 b7 I; e- H. Y" u% \使用Toolbox组件里的Cross copy功能就可以实现

4 f( e5 L4 X; m4 l8 _3 y0 r可以讲详细一点吗
5 G+ y7 z  b* N8 `! a0 N4 [' k) r) P

笨鸟先飞

aarom 发表于 2020-09-11 17:07:49
高速線看需求, 有些需要隔VIA和線 對GND 20~40mil,包括上下層.
5 k" E) v; n% ^, i, p; r6 h* O
4 _2 \3 \& q7 k% V9 Q因為GND有時會拉平高頻信號. 所以要看IC參考資料.

1 e- r  _! M5 Y$ D& n' k
6 b0 i1 R$ d/ K( m是的 通常8G以上的信号都需要做了包括耦合电容的隔层挖空 孔的挖空 还有连接器PIN的挖空还有一些其他要求包括孔的大小 孔的间距到地孔的间距都有要求 interl公司芯片都会有说明的

fschao

是啊！我也想要一个