找回密码
 注册
关于网站域名变更的通知
查看: 3755|回复: 3
打印 上一主题 下一主题

求助capture原理图导入allegro PCB Editor

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-27 14:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求助capture原理图导入allegro PCB Editor) ?& m1 C* E" ?2 `" n" P6 |. _3 o
    刚刚学习allegro,请问网表导入allegro PCB Editor时要怎么设置?导入网表之前要做些什么准备?
, k3 K) M6 l& z在原理图中我把原件的PCB footprint都填上了,跟allegro里面的封装名一致。其实令我很疑惑的是,仅仅
  v  S7 u( q4 z- d) s4 m是在导入网表前设置了网表的路径,却没有具体选择是哪个网络表,加入我的指定路径里有很多个网表,那8 X) \4 v, `0 D$ o/ r7 P
岂不是很乱,所以我把原理图的名字和PCB 都取同样的名字,而且存放的路径都一样。但是都不能导入,我怀疑是allegro里要设置封装的路径,请大家指教,谢谢# \% |8 y! E5 z$ n& b$ q; E: E: t
下面是导入错误提示$ Y7 k, x2 K  c( k1 V5 ]: j& z
cadence Design Systems, Inc. netrev 15.7 Wed Oct 27 14:42:35 2010
9 J. D5 B* L" x' Y2 z$ T' v(C) Copyright 2002 Cadence Design Systems, Inc./ L3 ]+ ~5 v" I  y- E
------ Directives ------
5 u6 M/ w- L" b& A: rRIPUP_ETCH FALSE;
6 |& |& Z7 V9 ?# sRIPUP_SYMBOLS ALWAYS;' v: k: b% J9 F) {& I
MISSING SYMBOL AS ERROR FALSE;
" L/ m( b4 ?& |( sSCHEMATIC_DIRECTORY 'E:/Cadence/work/pad';
6 e5 C3 J+ o9 }BOARD_DIRECTORY '';
0 d" h/ ^1 `8 N3 p5 |OLD_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';( b2 q7 I: I% ?
NEW_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';9 C1 P! ?' Y* N8 J) N$ h1 J& U; l$ ~
CmdLine: netrev -$ -5 -i E:/Cadence/work/pad -y 1 E:/Cadence/work/pad/#Taaaaaa03360.tmp: @+ [# m" e" _
------ Preparing to read pst files ------
4 m0 j) v" h+ n$ l7 ~0 w# o5 V6 `5 ~- y0 C3 P
#1   ERROR(24) File not found& g& @; a) T. t$ B: m
     Packager files not found
6 J# S; m8 L! I3 f" V" @  G#2   ERROR(102) Run stopped because errors were detected
: p9 U1 w/ e% }+ R; g  cnetrev run on Oct 27 14:42:35 2010( c1 N- }# ?5 U0 ]: o
   COMPILE 'logic'6 ~- U3 B0 g5 x; Q" }5 E
   CHECK_PIN_NAMES OFF
, T: s6 F7 z. q, V* [   CROSS_REFERENCE OFF. U7 y; R+ k. l% B
   FEEDBACK OFF, j- s6 ~* F& Y
   INCREMENTAL OFF
$ p6 q' x- l+ Y' r5 X1 t: H   INTERFACE_TYPE PHYSICAL  f5 c; B) t7 B  k  y4 S7 M
   MAX_ERRORS 500
3 Z. o6 [4 i! r6 N3 ^( r2 E% i   MERGE_MINIMUM 5
( b  q1 {9 Z& T2 {4 m* N- o   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
3 N1 n- |5 x8 ?   NET_NAME_LENGTH 24
+ }1 b+ c" f" e2 B$ V   OVERSIGHTS ON
5 k7 E# u7 Y0 O: _7 O4 G   REPLACE_CHECK OFF
* c# d4 W6 E6 B; z! q0 X8 H0 _2 M   SINGLE_NODE_NETS ON2 C5 K- D0 I, |; I
   SPLIT_MINIMUM 03 D% s5 p! \& _9 ^5 I
   SUPPRESS   20
: ^) c9 A/ H1 A. t   WARNINGS ON
6 O& j7 K; t/ `" k( S# z" c5 d  2 errors detected
& u/ B. E: n1 f+ x( S No oversight detected
! p2 E( I7 C5 F1 F3 r# r- H No warning detected
- s0 i% N& m  R1 u) w4 b. Z# L! p2 \  Rcpu time      0:00:046 L6 L) ?: _0 z+ G
elapsed time  0:00:006 m& I. e& K( y, B0 T4 O
1 i# m% m2 L: U1 }7 D

该用户从未签到

2#
发表于 2010-10-27 21:49 | 只看该作者
英文已经提示你,封装没找到

该用户从未签到

3#
发表于 2010-10-27 21:51 | 只看该作者
其实可以在capture生成网络表,自动连接到PCB
  • TA的每日心情
    奋斗
    2025-7-8 15:48
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    4#
    发表于 2012-8-8 18:11 | 只看该作者
    导入的问题还有点不明白...主要是没自己做过完整的流程
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-3 06:36 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表