嵌入式POL DC／DC转换器设计

pTDbn25

       大多数嵌人式系统都是通过48V背板供电的。这个电压通常要降为更低的12V或5V中间电压，以向系统内的电路板供电。然而，在这些电路板上，大多数电路都要求供电电压范围在0.8V~ 33V,电流范围为几十mA至几十A.因此，需要负载点(POL)DC/DC转换器对12V或5V降压，以获得所需的电压和电流值。
       在这类系统中，空间较小，难得有冷却系统，因此，就任何POL转换器而言，具有小体积和高效率都极为重要。此外，很多微处理器和DSP都同时需要内核电源和I/O电源，这两种电源在启动时必须排序。设计师必须考虑在加电和断电操作时内核与1O电源的相对电压.和时序，以满足制造商的要求。如果电源排序不恰当，就可能出现闭锁或过大的电流消耗，这有可能导致微处理器1O端口损坏或存储器、PLD. FPGA.数据转换器等器件的I/O端口损坏。为了确保在内核电压.恰当偏置之前不驱动I/O负载，必须跟踪内核和IO电源电压。
       尽管就任何给定DC/DC转换器而言，启动和停机跟踪都可以从外部实现，但是不同系统的电源排序要求却各不相同。其解决方案包括:采用可通过可编程接口配置或用外部组件配置的专用标准产品(ASSP).基于微控制器的可编程解决方案和FPGA解决方案。
- U0 K2 v$ e/ R/ E0 E& Y% A* y( [
5 B" h6 e6 q& ~1 x% {
( B5 T0 h9 @9 \3 j

游客，如果您要查看本帖隐藏内容请回复

2 w& u* Q5 V/ u. t" O
! X1 `& w' X& W) ]" \# u

cichishia

嵌入式POL DC／DC转换器设计