找回密码
 注册
关于网站域名变更的通知
查看: 420|回复: 4
打印 上一主题 下一主题

大神给说说这些晶振、电容和1M电阻是怎样布局布线的吧?谢谢啦

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-8-7 13:14 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
mcu时钟往往外接晶振、电容,有的会并一个1M电阻,PCB布局时怎么布局好?MCU出来是先晶振后电容好还是先电容后晶振好?- @6 m  r7 l& I! E/ M# i* Q2 [
还有1M的电阻放那个位置比较好?布线应该注意什么?
# f* S7 g) W% t, h( N) Q( H! p" @
8 D: _. Y! v+ R+ s$ I, B

该用户从未签到

2#
发表于 2020-8-7 14:01 | 只看该作者
好像都是就近原则吧

该用户从未签到

3#
发表于 2020-8-7 14:15 | 只看该作者
注意包地处理,相邻层不要有其他走线即可。
  • TA的每日心情
    难过
    2021-7-6 15:55
  • 签到天数: 48 天

    [LV.5]常住居民I

    4#
    发表于 2020-8-7 14:46 | 只看该作者
    咋顺咋来啊  就近放就行
  • TA的每日心情

    2019-11-20 15:22
  • 签到天数: 2 天

    [LV.1]初来乍到

    5#
    发表于 2020-8-7 16:09 | 只看该作者
    晶振是一个干扰源,本体表层及第二层禁止其他网络走线,并注意在晶体引脚及负载电容处多打地过孔。
    晶振走线尽量短,晶振走线尽量不要打孔换层,走在和器件同面,并且采用“π”型滤波方式,如图所示。
    8 F# p2 D0 }4 @+ N8 L

    2 b6 `6 i5 Q. L3 i# G/ a' q  m
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-24 03:15 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表