在saber里面如何将verilog格式的逻辑创建成可调用的模块？

mengzhuhao

在saber里面如何将verilog格式的逻辑创建成可调用的模块？
. O- G8 O+ W' v; O' h


saber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？
; Y) b* ]4 I2 c* d2 G5 S

. |* I( T$ T/ @; w/ S5 S
如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？
, Y0 F# `2 I2 u


' l* y  d) h! y3 s0 x见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块

4 }+ {$ b$ H7 o) L2 L% I( `0 H8 R7 g

  s, K. y' d7 o1 ~1 i3 `* I不知哪位达人可以详细讲解下设计流程