TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在saber里面如何将verilog格式的逻辑创建成可调用的模块？
+ `, B' Q+ L I8 f! i. z4 j3 Y' A# ~
8 G1 b* s! B& N6 h- B9 ~4 g6 m; i2 N s% _0 \) S
saber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？% P$ [& v3 }7 i. k
+ ?. W/ g |5 v5 s% [: J0 G
5 w" X2 ]/ i! b/ B5 ~* P1 Y, Q" T2 t% O% m: x( G
如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？& E$ v0 d6 {0 ~; D F- o
: l& z `3 I, p
! ~( \( |4 E7 G; a7 D- W, ?+ S9 h3 X/ `) Y* q" v: u
见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块, q) L. q% o3 t7 ]. h% U
2 k$ ?2 H! x. R! L8 G3 ~7 a) o( o! S3 {- p) S
4 q; F4 G* v' O. L# k) \
不知哪位达人可以详细讲解下设计流程 |
|
/1 
发表于 2010-9-29 20:12
收藏
淘帖
支持！
反对！