TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在saber里面如何将verilog格式的逻辑创建成可调用的模块？( ]+ `( B: m( ]6 O W
3 p$ c( _. M9 b. d1 @, J* _" O
9 ^; z @% j& {/ _2 W
. C* t6 B8 k& e- {saber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？
2 y! ] s; w: x( F8 W+ S5 L; R# j, Q3 A; W2 N5 x/ w# F
) G. C0 D+ v% J& G7 a. n$ r3 f
M, K, v# g! F9 x1 i/ `0 R( U如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？4 I! U @/ N. g5 r- `, d1 L
0 B' M; {6 ^, L8 g, w
% N6 z, u% l" }6 u+ W
]3 y% i( @5 i) f h& i见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块2 T- o7 |+ B0 u% x2 ?. U! l* z
( y3 z6 P: H8 p0 j3 j
& j( K, h: |- o6 O+ D
8 ` e; _; q ?2 c, x& Y不知哪位达人可以详细讲解下设计流程 |
|
/1 
发表于 2010-9-29 20:12
收藏
淘帖
支持！
反对！