本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › DDR3 Memory Down时，不需要串联匹配电阻吗？
返回列表 发新帖
查看: 1862|回复: 0
打印 上一主题 下一主题

DDR3 Memory Down时，不需要串联匹配电阻吗？

[复制链接]
yuzengshu

该用户从未签到
跳转到指定楼层
1#
发表于 2010-9-25 18:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
DDR3 Memory Down时，不需要串联匹配电阻吗？
3 \0 p$ E) v  E  }- w) j如果不需要,为什么,DDR3内存条上需要呢" h& l! k2 J: X/ |$ b
把DIMM去掉直接把DDR3内存条部分(包括串联电阻)DOWM在板上可以吗?

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-24 15:57 , Processed in 0.062500 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表