|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 geronimo123 于 2020-7-10 11:09 编辑 5 d" l6 Y+ d( f) [. V# o1 z
( Y; W: @2 e0 b- h) R+ B
PCB 线路板叠层设计要注意哪些问题呢?下面就让专业工程师来告诉你 做叠层设计时,一定要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容。
" D8 y2 g" z, u6 l! b& G3 R: p3 z( _ 下面就让我们举例二、四、六层板来做说明: 6 } x; b$ z ^0 J& C
1单面 PCB 板和双面 PCB 板的叠层, X8 K0 Y' b8 ?& H8 [. H8 e9 D
对于两层板来说,控制 EMI 辐射主要从布线和布局来考虑。
. g$ N b" K& @; Q/ U) p) v1 D) \. G 单层板和双层板的电磁兼容问题越来越突出,造成这种现象的主要原因就是信号回路面积过大,不仅产生了较强的电磁辐射,而且使电路对外界干扰敏感。要改善线路的电磁兼容性,最简单的方法是减小关键信号的回路面积;关键信号主要指产生较强辐射的信号和对外界敏感的信号。 N( L7 t# n6 W6 U/ d
单、双层板通常使用在低于 10KHz 的低频模拟设计中:2 H! B' S! W6 o0 n
1)在同一层的电源以辐射状走线,并最小化线的长度总和;' o2 a% J A' R2 c, p% J0 r
2)走电源、地线时,相互靠近;在关键信号线边上布一条地线,这条地线应尽量靠近信号线。这样就形成了较小的回路面积,减小差模辐射对外界干扰的敏感度。
' i3 h8 K+ N) u, D' f; l: R0 s 3)如果是双层线路板,可以在线路板的另一面,紧靠近信号线的下面,沿着信号线布一条地线,线尽量宽些。 2四层板的叠层& {5 W# u5 s; k/ K* G
1. SIG-GND(PWR)-PWR (GND)-SIG。- E( m% b) T2 e, m
2. GND-SIG(PWR)-SIG(PWR)-GND;
, l$ m3 Z- ~" \7 {- f 以上两种叠层设计,潜在的问题是对于传统的 1.6mm(62mil)板厚。层间距将会变得很大,不利于控制阻抗、层间耦合及屏蔽;特别是电源地层之间间距很大,降低了板电容,不利于滤除噪声。
1 P. G6 z* ]- f) e* E2 l& ^. U 第一种方案,通常应用于板上芯片较多的情况。这种方案可得到较好的 SI 性能,对于 EMI 性能来说并不是很好,主要通过走线及其他细节来控制。0 W3 N& M, _$ s# v& t) m
第二种方案,通常应用于板上芯片密度足够低和芯片周围有足够面积的场合。此种方案 PCB 的外层均为地层,中间两层均为信号 / 电源层。从 EMI 控制的角度看, 这是现有的最佳 4 层 PCB 结构。
, s& b0 N8 w6 i# L% |2 a, b$ Y1 E 主要注意:中间两层信号、电源混合层间距要拉开,走线方向垂直,避免出现串扰;适当控制板面积,体现 20H 规则。4 b: S h/ F' g
3六层板的叠层' Z$ P/ _. r F+ @4 y
对于芯片密度较大、时钟频率较高的设计应考虑 6 层板的设计,推荐叠层方式:! V5 X9 M! \) j% o
1.SIG-GND-SIG-PWR-GND-SIG;3 K- g5 |. ?+ n
这种叠层方案可得到较好的信号完整性,信号层与接地层相邻,电源层和接地层配对,每个走线层的阻抗都可较好控制,且两个地层都是能良好的吸收磁力线。
C: j. A& x/ h) W( @1 c: s 2.GND-SIG-GND-PWR-SIG -GND;
k' E$ }2 k. b* q% _ 该种方案只适用于器件密度不是很高的情况,这种叠层具有上面叠层的所有优点,并且顶层和底层的地平面比较完整,能作为一个较好的屏蔽层 来使用。因此,EMI 性能要比第一种方案好。4 u5 P1 c( g4 Q" X( M2 a. Y7 L* W
小结:对比第一种方案与第二种方案,第二种方案成本要大大增加。因此,我们叠层时通常选择第一种方案。: t* q( F. q K6 g, r' P" A
- K$ ]3 Y3 I( c& F |
|