请教晶振电容在PCB的摆放问题

枫亭幽竹

偶平时设计过电容再到晶振，周围包地，晶振下保持干净完整平面。
: r& D- C0 n: G% T$ K/ r在一些硬件指导或者DEMO上有这两种做法：
( f, h' \. V1 ^' Z( |1、有先过电容再到晶振；
2、有先过晶振再到电容（以前听老工程师说这会产生STUB效应）；
$ `9 X; u: K) H* f! U+ N- j有些DEMO参考板客户强烈要求按DEMO板布局布线，毕竟这是调试没有问题。
平时没有机会调试，请大神解释下这两种处理方式。
  k! r% M! G! U* F' ?7 G$ T/ ~& E
  _  y- {5 r1 ~  p

sean zou

这种频率的晶振对于电容的摆放位置要求不高

topwon

靠近MCU越近越好，即引线越短越好；
1 s; w4 o/ h1 g' t0 v6 m8 o7 H-----一般是这样，但是有时候主芯片发热比较严重的话，要考虑温度对晶振稳定性的影响，可能还要考虑适当地拉远一些。

枫亭幽竹

fisheryzh 发表于 2020-6-24 09:41
6 K! ?4 @0 `5 e; ]3 Z到底是先过电容，还是先过晶体（晶振）这个不是原则。
& M/ Y' P4 A8 Q6 _& [布局布线原则：
1、减小寄生电容和寄生电感，晶体 ...

1、靠近MCU越近越好，即引线越短越好；
9 L1 ~  T. W, _. c: C4 V& e+ Z2、等长倒是没有做过，一般加粗类差分处理，周围包地打孔；
, s4 r. Z' m# O* z3、远离高频，敏感信号，热源，DCDC，继电器等干扰源；
  H& d( e0 A* e; k7 _4、基于结构所限有时也考虑放在晶体两边；

PS：1.基于以上设计，两种是否都OK，有仿真或者实操的帮解释下。
4 w3 G* W. H% k3 {9 W      2.有时做不到以上第三点，但是相邻或接近（如1-2MM内），晶体下还是保持干净，是否也是OK？
7 a# j, P4 q2 Z2 B

xxxxc

一般情况我都是第一种 后面几种有些参考板也遇到过 主要还是第一种 目前没遇到任何问题

枫亭幽竹

xxxxc 发表于 2020-6-23 17:55
- g+ W: q% h! i一般情况我都是第一种 后面几种有些参考板也遇到过 主要还是第一种 目前没遇到任何问题

/ s" _/ J0 b1 N' T! x$ ^也是和你一样方式处理。

fisheryzh

到底是先过电容，还是先过晶体（晶振）这个不是原则。
* n8 x- x# I* V布局布线原则：
0 |5 m% D8 q* u2 G! c4 F/ s1、减小寄生电容和寄生电感，晶体到MCU的引线等长，走线长度足够短，避免分叉；
2、MCU的电源要有足够的滤波电容，保证高频干扰串入晶体电路；
: E, m( G4 G4 |  c- I3、晶体电路需要包地，包地的地线需要打过孔到gnd layer；
4、晶体电路远离高频信号；
5、电容是放在晶体和MCU的中间，还是外面，依然实际器件尺寸和布局布线情况选定；

布鲁斯

看看

张湘岳

没啥区别，这里的电容不是滤波用，是震荡电路。

seawater

我常用的都是第一种，没出现过问题！

fanglei2583

应该是先过晶振，后过电容

lee453945

这电容不属于滤波，所以位置只要就近晶振即可，振荡作用

zoroc

学习学习，电容应该是滤波的作用吧

硬件小业

我都是先过电容再到晶振

13634169274

这个情况基本没考虑过，因为看到的基本上都是第一种，所以习惯性的就喜欢用第一种

稀饭饭

ST官方关于晶振的处理分析文档的。