请教晶振电容在PCB的摆放问题

枫亭幽竹

偶平时设计过电容再到晶振，周围包地，晶振下保持干净完整平面。
5 Y6 h2 ?/ P1 T! i. ~( t- k) e+ Q8 o在一些硬件指导或者DEMO上有这两种做法：
1、有先过电容再到晶振；
  I! {# e5 {( i* F. {2、有先过晶振再到电容（以前听老工程师说这会产生STUB效应）；
" g" P4 @' S+ ?: D& ^! H4 Y有些DEMO参考板客户强烈要求按DEMO板布局布线，毕竟这是调试没有问题。
+ [, N1 ~) S$ _平时没有机会调试，请大神解释下这两种处理方式。
. K7 m; W  u7 o; ?" e5 f
% f9 w" r7 j1 U* G+ \

sean zou

这种频率的晶振对于电容的摆放位置要求不高

topwon

靠近MCU越近越好，即引线越短越好；
-----一般是这样，但是有时候主芯片发热比较严重的话，要考虑温度对晶振稳定性的影响，可能还要考虑适当地拉远一些。

枫亭幽竹

fisheryzh 发表于 2020-6-24 09:41
到底是先过电容，还是先过晶体（晶振）这个不是原则。
布局布线原则：
' _5 u2 q! D. e# t0 m) h. s2 ?1、减小寄生电容和寄生电感，晶体 ...

2 C; V0 w4 }7 N$ m) r1、靠近MCU越近越好，即引线越短越好；
# L$ K4 j4 }) ?/ p9 i- F2、等长倒是没有做过，一般加粗类差分处理，周围包地打孔；
! W7 x/ B( x; h. ?: |. t3、远离高频，敏感信号，热源，DCDC，继电器等干扰源；
- c# d$ L( {  F( z1 j9 x4 l+ D4、基于结构所限有时也考虑放在晶体两边；

PS：1.基于以上设计，两种是否都OK，有仿真或者实操的帮解释下。
      2.有时做不到以上第三点，但是相邻或接近（如1-2MM内），晶体下还是保持干净，是否也是OK？

xxxxc

一般情况我都是第一种 后面几种有些参考板也遇到过 主要还是第一种 目前没遇到任何问题

枫亭幽竹

xxxxc 发表于 2020-6-23 17:55
一般情况我都是第一种 后面几种有些参考板也遇到过 主要还是第一种 目前没遇到任何问题

* c  C8 u/ _" X6 X% M  i% C7 f也是和你一样方式处理。
4 X* a( p" h, s6 m

fisheryzh

到底是先过电容，还是先过晶体（晶振）这个不是原则。
# Q4 r1 k- X3 F布局布线原则：
1、减小寄生电容和寄生电感，晶体到MCU的引线等长，走线长度足够短，避免分叉；
9 w7 w7 O5 t2 ^% r2、MCU的电源要有足够的滤波电容，保证高频干扰串入晶体电路；
: I% z, @& e& F1 S3、晶体电路需要包地，包地的地线需要打过孔到gnd layer；
4、晶体电路远离高频信号；
5、电容是放在晶体和MCU的中间，还是外面，依然实际器件尺寸和布局布线情况选定；

布鲁斯

看看

张湘岳

没啥区别，这里的电容不是滤波用，是震荡电路。

seawater

我常用的都是第一种，没出现过问题！

fanglei2583

应该是先过晶振，后过电容

lee453945

这电容不属于滤波，所以位置只要就近晶振即可，振荡作用

zoroc

学习学习，电容应该是滤波的作用吧

硬件小业

我都是先过电容再到晶振

13634169274

这个情况基本没考虑过，因为看到的基本上都是第一种，所以习惯性的就喜欢用第一种

稀饭饭

ST官方关于晶振的处理分析文档的。