【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

hong50523

HAO

cmos

原帖由 forevercgh 于 2008-5-5 22:21 发表
2 H* P" e/ I& mMD，突然想起来，还要搞N多不同驱动能力条件下，rise，fall waveform的排列组合。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

- v( [/ Y/ t2 k1 E9 o$ P1 @, o3 ^
& y& Y  s  @) K8 C没错阿，信号完整性分析，仿真就是要遍历各种case,找出各种临界case，一个输出有几十种组合是很常见的情况。
' p  g+ K7 I- G3 E过去为了节约人力，我一个人控制4台PC24小时的跑仿真，还编过自动脚本，根据输入的不同，来自动产生仿真用的sp，并对输出波形数据，用自编的分析软件进行整理和筛选。
* v2 k( x+ `8 K# }4 n$ Y因为单纯靠人工来做这个事情，你将面对成千上万的仿真数据，而且很容易算错。

dingtianlidi

看看，支持各位大大大虾们

fan54312

这个问题提的好，值得讨论，支持楼主。

ZHOUYIHUAN

支持~~    PCB论坛  l! O% f; r5 o+ `# z5 k/ |
搬板凳来学习

7456

一直对这个概念很模糊

forevercgh

上次聊过，Tcom（补偿时间）+Tlayout（板上走线延时）=flight time（飞行时间有min、max之分，之所以如此划分是因为我们的电压参考点为Vil/vih）
+ T- Y# N$ l* z; Z6 C* w& r0 O* L对于时钟线是没有min和max飞行时间之分的。而地址线，数据线，控制线等才会牵涉到min，max（时钟信号要求严格的单调性，故可以用Vmeas作为参考电压点，而其他信号线不要求严格单调性，故要以Vil/vih作为电压参考点）

2 D% \% E: S- X3 X- \3 `min/max flight time，SQ定义为switch delay和settle delay（这里不得不把candence赞一下，这个定义很形象）
. @  G6 ?& u5 b" g# i5 E. O
switch delay----开启延时，对于上升沿，就是Vil作为参考电压点，对于下降沿，就是Vih作为电压参考点
* ]7 [: |/ r9 y( `) y; S
8 _  @8 Z7 D7 Y: G  N2 d
: w# H8 i! r1 Nsettle delay-----建立延时，对于上升沿，就是Vih作为参考电压点，对于下降沿，就是Vil作为电压参考点


对于单独的上升沿下降沿来说，开启延时定义为first switch delay，建立延时定义为final settle delay

- N: U- [3 X( i- y' ?: v' I7 `- ]上升沿和下降沿中两个first switch delay最小值即为switch delay。
上升沿和下降沿中两个final settle delay最大值即为settle delay。
/ ?; b2 Y; {" w* i% c
（至于为什么取最小和最大，到了后面的实际时序计算过程就明白了）

3 t9 Z8 D6 ]) R  G  o# a[ 本帖最后由 forevercgh 于 2008-5-30 10:34 编辑 ]

forevercgh

需要罗嗦一个问题，所有的参数的采样点都是pin，而不是die（大家基本都在使用的可不是裸片，没法die上直接采样）
0 [5 _/ ]2 |% N7 v
+ X: n) x/ C+ b2 O  ^) L' X既然在pin上，我们就要考虑pkg寄生参数
寄生参数精确程度可以分为几个等级
class1
8 _0 e# ^3 Q9 v! r" H: h% l' K
# A/ c  w% j" F7 X" i9 T* u7 Y# G这种厂家够省事，把所有的引脚参数只是给出典型值
( X" n7 ^' [6 d! y

6 k' q, [% S4 l" a6 p) Eclass2
. }" h  p4 X6 A
这种厂商还好，给出了每个引脚的参数

/ y7 R# F2 O1 J4 w1 e5 {. A( Tclass3
2 ~  j  n7 W+ I6 P
利用pkg文件来描述引脚的封装参数就相当详细了

6 _& I9 G  c7 m& O  [7 ~* i因为这个前几日还劳烦了香港科技园IC孵化中心的一个engineer感激之！！！

[ 本帖最后由 forevercgh 于 2008-5-20 12:38 编辑 ]

joezycn

谢谢楼主分享

thidxjtu

学习学习，版主的水平很高啊！

thidxjtu

原帖由 forevercgh 于 2008-5-15 20:58 发表
上次聊过，Tcom（补偿时间）+Tlayout（板上走线延时）=flight time（飞行时间有min、max之分，之所以如此划分是因为我们的电压参考点为Vil/vih）
) F, J5 i* Q+ @# e  d* f+ f8 c对于时钟线是没有min和max飞行时间之分的。而地址线，数据线，控制线 ...

: N  E, t8 t5 c; u5 c6 k5 E$ H
- l7 i7 A- o0 l对于单独的上升沿下降沿来说，开启延时定义为first switch delay，建立延时定义为final switch delay
                                                                                                                              ~~~~~~~~~~~~~
ww.eda365.com7 K8 l. i( v7 E, w$ E+ `
% L2 T9 e7 j& e/ z3 v  u. R上升沿和下降沿中两个first switch delay最小值即为switch delay。PCB论坛网站' C+ R2 z; n. {3 ~9 @# O0 u
7 w/ \7 M5 k# K; |$ a* @7 {上升沿和下降沿中两个first switch delay最大值即为switch delay。
                                  ~~~~~~~~~~~~~                   ~~~~~~~~~~~~~
& y+ w- O6 M9 c; I
此处是版主笔误吧？是否应该为settle delay？

ilovechina

非常好的概念分析，感谢楼主

liuyu305

想学习下仿真技术

forevercgh

原帖由 thidxjtu 于 2008-5-29 13:10 发表
# V. Y" D- o5 V' t  ^8 W/ U
7 v5 v- E3 v" I- r
( X; f3 i* q8 f7 ?) n( v' u9 a
对于单独的上升沿下降沿来说，开启延时定义为first switch delay，建立延时定义为final switch delay
                                                                                                   ...

8 X; ~9 o3 {  g' W* F多谢兄台指正，确是笔误，已纠正之。

jason

很精彩