Cadence allegro 17.4问题

ZMOS

cadence allegro 17.4在使用时，设置的盲孔，在约束管理器设置时变为了从顶层到底层的通孔，请问哪里出了问题呢？

rikin8498

  勾选后查看钻孔是盲孔还是通孔，可能你打的就是通孔。

rikin8498

勾选上箭头所指，看下你打的是通孔还是盲孔，盲孔设置好后，打孔的时候可以选择打需要的盲孔，或者建立class针对区域或者网络设置盲孔

ZMOS

rikin8498 发表于 2020-5-19 13:48
7 K8 u  X6 T- b( J* O0 g勾选后查看钻孔是盲孔还是通孔，可能你打的就是通孔。

4 {. h0 k  F+ ]& f9 Q7 S$ i( e我还没有调用VIA呢，在约束管理器中添加盲孔时，下面的图示显示出的就是从顶层到底层。我重新做了一个盲孔BBVIA，特别把design layers中begin layer和end layer都重命名为TOP和ART03，保存后再打开这个BBVIA，在design layer中显示的仍然是begin layer和end layer，没有改成功。按理说BBVIA不会做成通孔呀。

tigerjing

你们17.4的补丁是怎么安装的，我安装完了，再和谐，版本还是P001，升不上去。

ZMOS

tigerjing 发表于 2020-5-19 18:05
你们17.4的补丁是怎么安装的，我安装完了，再和谐，版本还是P001，升不上去。

* J* N& Z' x0 i7 Q: ]5 ^* @' G9 @用阿里狗自动安装

dzkcool

Allegro如何快速制作和添加盲埋孔，参考这篇文章：
, L% F, R7 n# ]2 Shttps://mp.weixin.qq.com/s/HgGQeM0OmOXZlPYC-53COQ

ZMOS

dzkcool 发表于 2020-5-20 07:43
Allegro如何快速制作和添加盲埋孔，参考这篇文章：
! W# ]# C4 N9 [9 A+ chttps://mp.weixin.qq.com/s/HgGQeM0OmOXZlPYC-53COQ

+ [2 B) C+ u+ I% b/ R. H$ ~好的，谢谢，这是干货，即便我是外行，参照这个教程也解决了脱了这么久的问题