为什么powersi中pdn的谐振仿真和阻抗仿真得到的谐振频率不一致？

百合网vip

1.为什么powersi里仿pdn阻抗曲线得到的谐振频率和谐振模式放出来的电源平面的谐振频率完全不一致？还是说这两个本来就没关系？
2.谐振模式仿真得到的Q值是什么意思？Q值大于多少会影响电源完整性？
0 E% d% o* `' p; f3 \1 M4 M5 D' p# W3.还有现在电源阻抗要考虑到多少GHz？目前芯片工作频率最大会到多少？
$ |% C6 S& C' N; _3 X- d求解答。

hawkflior

1、你的详细设置是怎么样的，很多因素会影响仿真结果
3 |: M' g( a4 T: f2、参考LC谐振电路的Q值
! \: O2 X; ^: F) D$ u1 ^' \4 G0 R9 b+ l, K3、你仿真的是PCB吗？PCB几十M以后就很难优化，100M以上的要靠封装和芯片die去优化了

百合网vip

hawkflior 发表于 2020-05-05 10:33:57
1、你的详细设置是怎么样的，很多因素会影响仿真结果
" U+ M) C' |( @0 P/ z, T' S3 C2、参考LC谐振电路的Q值
5 y, C. C: G" O) E3、你仿真的是PCB吗？PCB几十M以后就很难优化，100M以上的要靠封装和芯片die去优化了

哈喽
1.我是仿的一个10x10mm的封装里的电源，阻抗仿真就直接设个port然后在结果里把bga处的端口短路，得到z曲线；谐振模式定个观察平面就仿了，好像也没啥可设置的了……结果就对不上
2.这个谐振模式仿出来的归一化电压和q值有什么指导意义吗？help文档和一些书里也没说这两个值如何评判设计O不OK，都不明白仿这个谐振有什么用，只是为了找放电容的位子吗？
3.封装上能决定多大频率内的pdn阻抗？我怎么觉得只要我用的电容够小，再大的频率也多少会影响到呢？
! ?3 u# ?1 N8 a& ^1 `虚心求教。
% g" g  x; b: j& ^: J& K
( O$ F) D# w* |7 A) @  g

hawkflior

1、两次仿真设的port位置不一样吧，port位置不一样其阻抗、S参数肯定不一样呀
# ~! f  A6 l& D# t  ^2、看阻抗曲线在目标阻抗以下就可以了，封装电容和die的模型要放一起仿，看在工作频段以下能否满足要求
3、封装上到一两百兆再往上就要靠die上扩散的电容了，电容有谐振频率，算上封装和PCB寄生参数，高频就变成电感了，起不了作用了

百合网vip

hawkflior 发表于 2020-05-07 11:14:17
$ |) y& C3 J( I; Z" n: M9 H1、两次仿真设的port位置不一样吧，port位置不一样其阻抗、S参数肯定不一样呀
2、看阻抗曲线在目标阻抗以下就可以了，封装电容和die的模型要放一起仿，看在工作频段以下能否满足要求
3、封装上到一两百兆再往上就要靠die上扩散的电容了，电容有谐振频率，算上封装和PCB寄生参数，高频就变成电感了，起不了作用了

$ Q  ?- o$ x; w' y% j2 I
朋友，谢谢解答啊。我还有几个疑问想请教：
' D! \* D* v) k% t1.如果我放pdn阻抗没带die的模型，仿出来的结果就没用吗，在pdn阻抗仿真时die的模型的实际影响是单纯多了一些电容还是有其他意义，加了die模型阻抗应该会降低是吗？
2.多个电源网络共用一个地时，单独active单个电源仿出来的阻抗和全部active仿出来的阻抗曲线不一样，并且同时active多个电源仿出来的结果，几个电源网络的第一个谐振在同一频率，是因为加的vrm把多个电源短路到一起了吗？那应该分别单独仿还是一起仿才对呢？
' U  w. A' g7 X8 e: [3.不加电容单纯改layout有办法降低阻抗吗？该从哪些方面去改？比如电源层该不该有地的铜皮？电源的铜皮被地包着好不好？
% g! D4 U" I" S/ y: F8 c) i望解答。谢谢。
+ f7 b' L, z2 }" X. _
5 H1 k4 G" K/ H9 k: L! }

胡椒盐

百合网vip 发表于 2020-5-5 10:59
1 m+ Z! e% I  q6 @( f5 p; V哈喽
1.我是仿的一个10x10mm的封装里的电源，阻抗仿真就直接设个port然后在结果里把bga处的端口短路， ...

- K% x5 @& W) ]. W我最近在进行一个IC封装内电源阻抗的仿真，但仿真结果不对，想请教一下port的设置