求助！DDR3仿真，地址线上的信号质量区别很大，如何排查优化

XiaoMeng_

如图，仿真完地址线上的信号后，有些信号看上去像是没有端接电阻，有些正常。请问这种情况该怎么排查

dzkcool

看看不一致的信号是那根，拓扑是不是一致、有没有端接、端接方式、、、

XiaoMeng_

dzkcool 发表于 2020-4-21 09:21
9 l" T9 M' ]. k1 X- w看看不一致的信号是那根，拓扑是不是一致、有没有端接、端接方式、、、

杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
另外我用了盲埋孔，在拓扑结构里一个过孔显示两个TOP是否正常？
9 O) p% u9 \: Q) l( S; N. U* N  L
/ @) t% \4 S* U2 V8 P# E. {
* L- o' [9 p2 Y3 Y5 [2 S) T

xingnuolgsx

XiaoMeng_ 发表于 2020-4-21 10:33
杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
另外我用 ...

* e( Y3 H' y! l# G0 j$ H) l& J是不是多出来的残桩，应该可以手动把这一段删除再仿真看看波形是否正常的吧？

XiaoMeng_

xingnuolgsx 发表于 2020-04-23 10:01:07
[quote]XiaoMeng_ 发表于 2020-4-21 10:33
杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
# o1 O5 G+ x& i另外我用 ...

( L6 S( ~5 P% P, B$ Z1 E" o: J是不是多出来的残桩，应该可以手动把这一段删除再仿真看看波形是否正常的吧？
[/quote]

谢谢回复，是因为端接电阻模型没有自动分配上去
( Q- \) b4 b2 T- U$ M$ D: e2 Q6 {; j

XiaoMeng_

端接电阻批量分配模型后，在器件管理中没有被自动选中，不知道为什么，重新单个器件分配模型后解决了