本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 请教:在Cadence 16.3中,如何正确解破解"Design Entry ...
返回列表 发新帖
查看: 1570|回复: 0
打印 上一主题 下一主题

请教:在Cadence 16.3中,如何正确解破解"Design Entry HDL"这个功能模块?

[复制链接]
chenshiqi906

该用户从未签到
跳转到指定楼层
1#
发表于 2010-5-10 13:13 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
本帖最后由 chenshiqi906 于 2010-5-10 13:21 编辑
/ Y4 J9 ]4 ^% M& M% Y% }0 [7 O+ c# ?9 D% d- S, L! U8 \% W2 o
在cadence中,平常我很少用"Design Entry HDL"这个功能模块,今天遇到了一个项目,它的原理图是用HDL编辑的,可当我打开Cadence启用Design Entry HDL这个功能时,却弹出如下提示: + s! ^3 f" D+ S) Y/ e& J' f" J
我不知如何解决(我在破解Cadence 16.3时用的是16.2的破解方法,除"Design Entry HDL"外,其他功能模块都能正常使用),请大家帮忙解决一下,在此谢过了.

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-24 14:00 , Processed in 0.093750 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表