探究一下PCB阻焊设计对PCBA的可制造性

uqHZau

随着现代电子技术的飞速发展，PCBA也向着高密度高可靠性方面发展。虽然现阶段PCB和PCBA制造工艺水平有很大的提升，常规PCB阻焊工艺不会对产品可制造性造成致命的影响。但是对于器件引脚间距非常小的器件，由于PCB助焊焊盘设计和PCB阻焊焊盘设计不合理，将会提升SMT焊接工艺难度，增加PCBA表面贴装加工质量风险。9 K( O1 J4 J3 y# j/ e  h  s

鉴于这种PCB助焊和阻焊焊盘设计的不合理带来的可制造性和可靠性隐患问题，结合PCB和PCBA实际工艺水平，可通过器件封装优化设计规避可制造性问题。优化设计主要从二方面着手，其一，PCB LAYOUT优化设计;其二，PCB工程优化设计。
! i$ d' v2 V6 @: r2 |8 QPCB LAYOUT设计: b4 D) x) v# r" H4 B: R
- w4 X9 \$ g( m5 G: u! i3 x, M依据IPC 7351标准封装库并参考器件规格书推荐的焊盘尺寸进行封装设计。为了快速设计，Layout工程师优先按照推荐的焊盘尺寸上进行加大修正设计，PCB助焊焊盘设计长宽均加大0.1mm，阻焊焊盘也在助焊焊盘基础上长宽各加大0.1mm。如图一所示：# A- a0 F( U$ [, k
  ?" n% z( |1 k  Z  O) z

(图二)
6 V" V- r" r8 n  z2 n: @7 bPCB LAYOUT设计要求
当两个助焊焊盘边沿间距大于0.2mm以上的焊盘，按照常规焊盘对封装进行设计;当两个助焊焊盘边沿间距小于0.2mm时，则需要进行DFM优化设计，DFM优化设计方法有助焊和阻焊焊盘尺寸优化。确保PCB制造时，阻焊工序的阻焊剂能够形成最小阻焊桥隔离焊盘。如图三所示：  \. T5 K- \" T1 q9 [, `/ F
  Z. _+ e8 k/ H1 I# {- g0 C

(图四); G- [7 R8 G5 v5 z
4 m! B4 n0 o5 d+ G7 J7 J2 RPCB LAYOUT实际设计0 H& v% t' b2 b! s- F& n. k
+ i9 f: O  O  S0 ~) B8 S% ^* b6 Q如下图五，助焊焊盘尺寸0.8*0.5mm，阻焊焊盘尺寸0.9*0.6mm，器件焊盘中心间距0.65mm，助焊边沿间距0.15mm，阻焊边沿间距0.05mm，单边阻焊宽度增加0.05mm。
9 g- p3 C% {1 [! k( Y3 K$ v

(图六)  R/ o, ]6 q  g, n( {% I" @# I( z5 u
0 `- y; S& R$ h5 X, U( M& h实际焊接效果( ~9 S) }/ ]# \
按照工程设计要求后制板，并完成SMT贴片。通过功能测试验证，该芯片焊接不良率在50%以上;再次通过温度循环实验后，还可以筛选出5%以上不良率。首选对器件进行外观分析(20倍放大镜)，发现芯片相邻引脚之间有锡渣及焊接后的残留物;其次对失效的产品进行分析，发现失效芯片引脚短路烧毁。如图七所示：

. J' N  m5 f  q6 r( h% i. {% Z7 a

(图七)
优化方案
PCB LAYOUT设计优化
参考IPC 7351标准封装库，助焊焊盘设计为1.2mm*0.3mm，阻焊焊盘设计1.3*0.4mm，相邻焊盘中心间距0.65mm保持不变。通过以上设计，单边阻焊0.05mm的尺寸满足PCB加工工艺要求，相邻阻焊边沿间距0.25mm尺寸满足阻焊桥工艺，加大阻焊桥的冗余设计可以大大降低焊接质量风险，从而提高产品的可靠性。9 O0 _+ `6 I5 z7 h
; z' y" t# Y4 j- c6 p5 [
* l6 C/ F8 }! Q' t8 C0 ?

(图九). J( y, S4 L2 F( Z" y4 ]1 H+ c( O% H" Z
设计验证3 q! z6 c! K' Z" {9 ~- @4 l/ H
针对上述所提的问题焊盘，通过以上方案优化焊盘和阻焊设计，相邻焊盘边沿间距大于0.2mm，阻焊焊盘边沿间距大于0.1mm，该尺寸可满足阻焊桥制程需求。如图十所示：
/ ~( Y6 @" w8 g2 o+ R1 F# ?5 W& V

(表一)
通过以上数据可得，优化方案验证有效，满足产品可制造性设计。
$ l: v. T5 k- d

yin123

PCB阻焊设计对PCBA的可制造性