编译不了？？？

zwppmboy

LIBRARY IEEE;
USE  IEEE.STD_LOGIC_1164.ALL;
, `, W- E# W" {6 U+ qENTITY  tri_s  IS
  PORT( enable : IN STD_LOGIC;
5 M0 i& M5 R3 _* V+ r+ M     datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
! t& ~0 l# y  ]9 ?' ?     dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END     tri_s;
ARCHITECTURE  bhv OF tri_s IS
( q/ h8 ?6 A% uBEGIN
PROCESS(enable,datain)
2 X% [* V- U0 g- P* y+ W2 l. j       BEGIN
- F& h& _$ L' @; _( P7 E       IF enable ='1' THEN dataout <= datain;
          else dataout <= "ZZZZZZZ"; END IF;
END    PROCESS;
END    bhv;

编译提示：
0 Y1 w9 i+ ?- x  ~# O- B% T" {2 tError: Top-level design entity "div" is undefined
: g* O3 n5 e  C" b6 i( d* B
+ R  {/ W+ ?5 b4 ^% b( S3 F是什么原因，求救！！！！！！