|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要:分析了与标准8051 mcu兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与0 F# C, x/ }- b
应用方法。通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成。在各种嵌入式系统和片上系统" C/ ]1 L1 R. Z) T' s% D4 g9 L! o
中使用该IP核具有重要意义。
: Q* h$ U4 g9 ?- e
# {* _( O" o j4 x! ]! T关键词:单片机; MC8051; IP核; FPGA; VHDL
: L. A4 {! ~# j1 L: m+ C, _: r/ X9 k* ~3 o; l
1引言
- t& f+ R7 |' _) T6 u( Y长期以来,单片机以其性价比高、体积小功能灵活等方面的. o* s+ A! L9 n7 s6 h4 W
独特优点被广泛应用。但受其内部资源的限制,单片机需要在片9 ^6 k7 X& K4 q [1 A+ q
外扩展相关资源。为了达到处理速度和控制灵活性方面的需求,
) W* H8 m8 {4 H采用微控制器和可编程逻辑器件设计单片机嵌人式系统。随着 b3 X; ?# c, m# v8 {! [
现场可编程逻辑阵列(FPGA)及EDA技术的发展,百万门级的
6 f+ H( [ Y6 ?+ L- e- L2 qFPGA.可重构的嵌人式MCU核、功能复杂的IP核及各种功能
5 L) s" C2 s" k- I强大的EDA工具的出现,实现将MCU、存储器和一些外围电路9 R9 O2 H5 I) w; P
集成到一个芯片成为可能。随着IP核技术在FPGA中的应用,
+ E1 c U0 W' s. C! m- E特别是MCU IP核技术的发展,出现了性能不同的嵌人式MCU5 G; \, a/ T& K' ]' U/ e
软核。MCS -51系列MCU是目前应用时间最长、最普及可获得
4 w( M. `( L4 F' [0 w/ T3 n: T应用资料最多的功能强大的8位MCU,建立8051MCU可综合
/ e; I3 T6 e! J5 n9 ^IP核对于各种嵌入式系统和片上系统(SOC)的应用。针对8051) f( [8 j4 ], I# ~* p. l
MCU的应用前景,出现了几个比较典型的8051 IP核,如7 N5 g( m/ H9 g& n* ]) M" y2 C3 o
DW8051核,OpenCore组织的0C8051核及T5I核,MC8051核8 N9 \( L- g: N: u H. z; B3 o
.等。这些IP核都是采用HDL语言描述的软MCU内核其与工艺
4 g5 P4 i- S$ R( ?1 }" ^4 H2 p3 i无关能够在多种FPGA上进行逻辑综合及实现。这里采用免费6 M+ q. `2 a+ w. S
的MC8051 IP核,通过对MC8051结构原理的分析,详细论述其" L2 a$ |/ M5 u. C3 g
在FPGA中的实现及应用。4 `+ h# P4 P8 O
2、MC8051 IP核基本结构及原理$ T/ u# r8 k! L
MC8051是与MCS-51系列微处理器指令集完全兼容5 g0 \/ }# w. L/ x
的8位嵌人式微处理器,通过芯核重用技术,可广泛应用在一些" ~5 k5 f' ]0 N$ g
面积要求比较苛刻,而对速度要求不是很高的片上系统中。
* @) d) U+ X9 S( |! L+ D2.1 MC8051 功能特点叫
" Q7 K7 J# T {! M2 Q4 N) }. J, m7 q采用完全同步设计;指令集和标准8051微控制器完全
/ x; S4 z. Z+ @0 \. [0 d& d# ]兼容;指令执行时间为1~4 个时钟周期,执行性能优于标准( `& A0 N$ m% B- m1 K9 }) N3 Q6 \
8051微控制器8倍左右;用户可选择定时/计数器、串行接口
- Z1 T- h2 _: w( P" B% H4 v单元的数量,最多可增加到256组;新增特殊功能寄存器用4 S, F8 P, E7 H, Q" R
于选择不同的定时/计数器、串行接口单元;可选择是否使用# k/ o) E1 {" L- E
乘法器(乘法指令MUL);可选择是否使用除法器(除法指令
! ^. `" W: Y( x0 b8 ^DIV);可选择是否使用十进制调整功能(+进制调整指令( M) f) I8 u/ [- t" {: n
DA);/O口不复用,无双向数据/0端口,输人、输出端口独
4 F1 o4 L9 a9 \9 Y% }立;内部带256 Byte RAM; (1)最多可扩展至64 KB的ROM5 l; ?# S1 b% d: K
和64KB的RAM;与工艺无关,可通过修改VHDL源代码扩
% @ L1 v* r' i* A7 q展及参数化设置。) }0 E( G+ v: C, |
2.2 MC8051 结构及设计层次) c$ `+ o% `" L" `
图1给出MC8051_ core 的顶层设计模块及其子模块,包
' F0 u7 f+ U5 ?8 j0 T括顶层的各个信号端口及3个存储器模块。同时给出了项层9 r; N$ G# G, E; D- J5 q
的输人输出I/O口"。定时/计数器和串行接口单元,对应于图6 c; V. V- {2 J1 W% { R
中的MC8051_ tmrctr 和MC8051_ gsiu 模块,数量可选择,图中
c& ?7 t- J' \用虚线表示。MC8051 IP 核与工业标准8051 单片机不同,
. \/ g' D5 d+ J" {( N3 f( \MC8051的输人、输出并口分别映射到独立的端口上。其顶层.. e0 `1 [/ Q! w: [) U7 W
各I0信号的描述如表1所利。/ @- r0 @: C% E7 i4 Y: @
MC8051IP核的设计层次及对应的VHDL文件如图2所8 F9 e7 b; w- h" y
示内。它由定时/计数器,ALU算数逻辑单元,串行接口单元和+ y7 S$ b1 L7 E2 z% _- d3 P" w
控制单元组成。RAM及ROM模块不包括在IP核内,处于设
& ~1 l0 M0 d% q: a
F% Y+ o: H0 z& ]6 R+ |* \; V5 K
0 b* k3 L, R" O6 M
附件下载:8 F9 _9 g" b1 L' R+ Y, A7 j) p; C
2 N7 R: ?/ d# X& V$ G. r( X/ g
0 q. M+ Q: w* F: S% W4 ?* E- n* x/ x
6 I5 b- o1 P" l0 p* \- M+ |3 D+ O% j$ u% V1 Q6 g3 a5 Z
8 t( |4 U$ ^: j+ t* A
' c- o: b+ W0 W* \0 a+ \ U |
|