|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要:分析了与标准8051 mcu兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与
; }8 h# J$ {! x+ W, q3 M" K应用方法。通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成。在各种嵌入式系统和片上系统( s1 T! I* @$ x: ~. m& A
中使用该IP核具有重要意义。
: I/ ?* F7 o6 ^$ V' G: L7 c/ a( Z7 }' a# _
关键词:单片机; MC8051; IP核; FPGA; VHDL9 F4 c* R" `/ p
5 F% ?( @' B( Y# }$ x }1引言
% ]8 }. T0 x7 |7 l% }8 ?, m长期以来,单片机以其性价比高、体积小功能灵活等方面的) A& M- C/ t" k$ Q ]" I) S
独特优点被广泛应用。但受其内部资源的限制,单片机需要在片3 d' S' V( j) Z& |5 T/ d/ E) P
外扩展相关资源。为了达到处理速度和控制灵活性方面的需求,' \; N0 m" D- s9 B" I
采用微控制器和可编程逻辑器件设计单片机嵌人式系统。随着
0 f7 x' G. Y/ S. B6 b8 j4 U+ q. Z现场可编程逻辑阵列(FPGA)及EDA技术的发展,百万门级的 e k- r! p7 W( O( h
FPGA.可重构的嵌人式MCU核、功能复杂的IP核及各种功能
. W% Q! }0 g6 `& y7 z0 ~" w强大的EDA工具的出现,实现将MCU、存储器和一些外围电路
/ x9 U; f% O$ u" T9 I& o }集成到一个芯片成为可能。随着IP核技术在FPGA中的应用,- F3 H# Y0 N1 t! d, _& H
特别是MCU IP核技术的发展,出现了性能不同的嵌人式MCU
& R, b0 s" _- Z, F* {' c软核。MCS -51系列MCU是目前应用时间最长、最普及可获得
5 h( M4 b) r+ E' K/ P4 j应用资料最多的功能强大的8位MCU,建立8051MCU可综合
! G4 y6 W$ W( w& |' mIP核对于各种嵌入式系统和片上系统(SOC)的应用。针对8051 p2 S1 k5 {: [8 E" ~ y% D
MCU的应用前景,出现了几个比较典型的8051 IP核,如
7 e# w$ H2 ], j3 N6 A& E! YDW8051核,OpenCore组织的0C8051核及T5I核,MC8051核" h$ v |5 Z. c$ _ M
.等。这些IP核都是采用HDL语言描述的软MCU内核其与工艺
& Z, Y. H2 [7 q, l: b5 A无关能够在多种FPGA上进行逻辑综合及实现。这里采用免费
# E4 V7 H8 l* K# S7 b/ E的MC8051 IP核,通过对MC8051结构原理的分析,详细论述其; C z( F" i. g# @# @: V i' p
在FPGA中的实现及应用。
1 I- s5 B! c/ i6 P2、MC8051 IP核基本结构及原理
" W _0 X2 ?/ l& t; I" ]. y; v0 OMC8051是与MCS-51系列微处理器指令集完全兼容2 o4 z0 @8 B; p2 w, ^
的8位嵌人式微处理器,通过芯核重用技术,可广泛应用在一些
$ ^! ~$ ~* _( b0 a5 C8 o) g9 Z面积要求比较苛刻,而对速度要求不是很高的片上系统中。
& y( X' J8 k3 G! r! A' h2.1 MC8051 功能特点叫! E$ |0 c6 O: `/ n5 n# \
采用完全同步设计;指令集和标准8051微控制器完全, L l# x# T+ J, m! }! P# u/ p6 D
兼容;指令执行时间为1~4 个时钟周期,执行性能优于标准3 o: B; S0 L& y* Z: J! z% Z9 t2 s
8051微控制器8倍左右;用户可选择定时/计数器、串行接口" j% P/ j" Q1 V7 F
单元的数量,最多可增加到256组;新增特殊功能寄存器用# [5 W# V3 K- c' I: B+ k! l3 w" {1 d
于选择不同的定时/计数器、串行接口单元;可选择是否使用! n% n8 @: r+ r
乘法器(乘法指令MUL);可选择是否使用除法器(除法指令
: m# k4 z! R* K: t7 RDIV);可选择是否使用十进制调整功能(+进制调整指令& z6 v% i, q5 `# p7 Y4 Q- R
DA);/O口不复用,无双向数据/0端口,输人、输出端口独" R: O( [" J7 n, ]8 r/ U _
立;内部带256 Byte RAM; (1)最多可扩展至64 KB的ROM
/ r; H& a8 z" G0 @6 B0 h和64KB的RAM;与工艺无关,可通过修改VHDL源代码扩& Y0 z# E- v8 D1 Q9 u/ S4 o
展及参数化设置。7 f* v. c) [( Q8 s/ U7 V
2.2 MC8051 结构及设计层次
0 M1 A3 f- s% X8 {+ h+ |图1给出MC8051_ core 的顶层设计模块及其子模块,包, O* F0 i1 J) _( @# {, ?# B
括顶层的各个信号端口及3个存储器模块。同时给出了项层# _; I$ `! X' y" x
的输人输出I/O口"。定时/计数器和串行接口单元,对应于图
' a3 o# y3 v4 _( I5 z中的MC8051_ tmrctr 和MC8051_ gsiu 模块,数量可选择,图中
; O; K, W0 P5 L0 g/ e) Y- \用虚线表示。MC8051 IP 核与工业标准8051 单片机不同,
$ y: }+ k2 J+ U7 c& w8 A* rMC8051的输人、输出并口分别映射到独立的端口上。其顶层., }% k; o: s3 |' m9 Z; S! P$ f
各I0信号的描述如表1所利。5 F9 _1 C2 a! ]$ G+ |* z6 V8 G& c
MC8051IP核的设计层次及对应的VHDL文件如图2所6 N: z5 n8 W6 a+ T6 ]
示内。它由定时/计数器,ALU算数逻辑单元,串行接口单元和& P0 [4 ^! y- h6 Q& T0 s; F: M
控制单元组成。RAM及ROM模块不包括在IP核内,处于设6 {( p' n! ^* _" F
. o6 l8 L" ~& [1 S
, h3 K- {5 x6 q5 b+ d) I# j
6 U0 E* n9 B! E8 X P0 x& \附件下载:
% U& \0 u7 ^2 V/ I
7 R8 B2 W1 ~7 R1 [/ n* d4 b: ]1 i" q7 a( C( Y7 P% J4 X
) l9 _4 ]2 i" z2 d5 r7 C
& S& Y! z+ c% p3 }: Y8 w' _* Y$ G9 j! B4 Z; Z$ b- c
3 }+ O8 K1 t% t9 l/ q; X5 J9 l4 X |
|