找回密码
 注册
关于网站域名变更的通知
查看: 2135|回复: 3
打印 上一主题 下一主题

做FPGA上板测试时候很难定位问题,大家怎么解决的?

[复制链接]
  • TA的每日心情
    开心
    2025-10-13 15:26
  • 签到天数: 37 天

    [LV.5]常住居民I

    跳转到指定楼层
    1#
    发表于 2010-2-22 11:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    如果仿真做的不全,在FPGA上板测试的时候问题很难解决,大家是怎么做的呢?是不是先花很多时间搭建仿真环境,做足了仿真才上板测试,还是直接上板测试?一般开发一款FPGA需要几个人,一个人就可以了吗?

    该用户从未签到

    2#
    发表于 2010-2-24 16:38 | 只看该作者
    都有相应的在线调试工具的,我是用XILINX的,所以有CHIPSCOPE这个工具,可以看见你RTL代码中的几乎所有的线网和寄存器.8 h& G; s7 I) K0 k4 \0 W
    还有,用仔细用Modelsim做功能仿真很重要的,如果仿真做的好,调试的时候,基本上不用怀疑FPGA会不正常,而是去检查其他与FPGA相连的器件或; \" Y. `' X  y# D5 O
    PCB的问题.
    5 W- e  a( A3 n( m  r$ |一般一个50万门以下的设计是一个人是能胜任的,如果用FPGA使用软核跑嵌入式,那么再大的FPGA都不成问题,设计的主要焦点编程写C语言了
  • TA的每日心情
    开心
    2025-10-13 15:26
  • 签到天数: 37 天

    [LV.5]常住居民I

    3#
     楼主| 发表于 2010-2-25 11:44 | 只看该作者
    多谢了

    该用户从未签到

    4#
    发表于 2010-2-26 09:37 | 只看该作者
    本帖最后由 51video 于 2010-2-26 09:49 编辑
    3 l: E" ~0 [! G/ Z: C0 x
    0 s  o/ D" x) s+ W9 E建议先仿真,再上板子调,仿真都不过,调试肯定不可能过了。
    ; ^) z" l  {* t& O& m0 e( J7 c% B" E, s) [/ X1 V7 B7 ~7 W
    楼上的介绍了XILINX的,我是用ALTERA的,我也来说说ALTERA的,6 w9 I: j6 w. Q, R' W0 d
    硬debug这事情比较灵活,方法较多,可以在硬件设计时候多拉几个测试点,然后用逻辑分析仪等进行验证;
    " F* W4 L; S$ W; t' S或者软debug方面,ALTERA的singnalTap II蛮不错的,如果深入点,可以使用vitrualJTAG这个IP核进行负复杂的验证
      [8 B/ _  I( O& [一般稍复杂的项目,都有好几名工程师共同维护,顶层模块由经验丰富的工程师来设计、划分
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-28 18:40 , Processed in 0.156250 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表