|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
RapidlO背板信号完整性测试方法$ e! E6 q0 |, N
时间指标，引起信号完整性问题的主要因素包括了: A9 @: q+ O( h& w3 ~
1引言
% J9 H* Y6 h, i1 S反射、延迟、串扰、开关噪声、电磁干扰等。# |6 o' R9 l4 x; |) u' l
随着集成电路工艺技术的发展，时钟频率、 数字
6 i/ a1 F9 G ]2 ^RapidIO总线是目前高性能嵌入式系统最常用
; |! d4 u$ R3 a* A电路的速率不断提高，对 于传输速率达到每秒几百
; k9 w1 f4 V/ d$ f5 D; t9 l- L/ V" {的系统总线之- -,可实现芯片级、 电路板级、 跨背板& ]& ?7 d0 M# |2 N& {. Y5 c
兆比特甚至吉比特的高速数字信号，其 有效频谱已* p% @, u2 K8 E/ c
的多板级互联， 串行RapidIO总线速率高达: \, {3 i) U9 G' l, [, r8 e
1.25~
; y5 d9 I. O i经扩展到微波甚至毫米波频段,信号体现出明显的
U# Y0 b5 b/ l& x+ \7 Z6.25 Gbit/s,信号上升沿已经小于 0. 1 ns,属于高速! g2 M* p2 V- C) s
信号范畴。同时, 越来越多的分布式处理系统采用 K6 {8 F9 v) G: H, ^9 Q' o
波特性。速率的提高意味着信号边沿( 上升沿/下降
2 z' T( o5 e5 P! y背板实现多个处理 节点间的RapidlO 信号互联，因) M8 @" _2 o T* h1 b& A3 N; D6 N
沿)变化越来越快。-般来讲,如果信 号在信号线中' F' v, n0 _) r2 t
此背板设计的好坏，也会从- -定程度上对信号完整1 L' T: b$ D# ~% A; |& U2 x2 w
的传播延迟大于1/6 倍信号驱动端的上升时间，则# v% I4 t, a4 U1 U
性产生影响。
3 x, S& b$ k0 w, ^8 X认为该类信号属于高速信号,应采用 微波领域中的
$ \8 X; T& ^( F% e. H5 P$ R6 ]信号完整性问题的研究目前已经取得了大量成
2 a& T. F9 R i9 a' [) J& u& w; ^( N% ~传输线理论对信号传输特性进行分析。信号完整性; r, N; \$ r5 |2 Q* c' R, i
果,文献[1- 3] 对高速信号的信号完整性进行了介/ D. p; S% J; e: N1 q
(Signal Integrity, SI)是指在信号传输线上的信号 质. U' A( b" I2 S" n
绍,对引起信号完整性问题的原因进行了分析2 f$ _$ r P; |4 c* X9 ~. w% R' r
;文献' Y2 ^ {- w; t( u0 f
量,在分层传输模型中属于物理电气层范畴。良好) U6 W7 a- A c# H5 m, v0 A% X9 I
[4]以每秒吉比特的传输速率下跨背板的互联情况
! P3 W* J3 ?% |, E+ a. O9 m' G" p' t的信号完整性是指信号必须达到相应的电压电平和
/ T. J9 w: e5 G1 m- H1 n为例，分析了引起信号完整性问题的反射、4 L! u% Z \' y1 W$ Q
% k( f# y$ k+ \1 H+ ]* u
, h7 [) G# d* f& E- Q
0 B% n4 G, L% B; i, `8 h+ Y5 a! i7 I$ u! `; S* F- m+ F
|
|
/1 
发表于 2020-3-5 08:49
收藏
淘帖
支持！
反对！