|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
(一)、前言
5 N5 R# C% {2 v" F电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率;其次，由于系统时钟频率的提高，引起的时序及信号完整性问题；第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，PCB 板设计有以下三种趋势:
P, V& ?/ D: @$ z" L---高速数字电路(即高时钟频率及快速边沿速率)的设计成为主流。
: _1 { K& Q% y. E& B. q---产品小型化及高性能必须面对在同一块PCB板上由于混合信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。
2 ]0 p( P* k9 G& I( B9 O. A8 s---设计难度的提高，导致传统的设计流程及设计方法，以及PC上的CAD工具很难胜任当前的技术挑战，因此，EDA软件工具平台从UNIX转移到NT平台成为业界公认的-种趋势。
& ?: F; {' F3 [
8 O, w5 F+ r+ K1 }7 d(二)、高频电路布线技巧 2 m8 ]; T3 t4 A
1)高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的,也是降低干扰的有效手段.
$ [0 l: F) Z$ ^" N9 d2)高频电路器件管脚间的引线弯折越少越好.高频电路布线的引线最好采用全直线,需要转折,可用45° 折线或圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求 却可以减少高频信号对外的发射和相互间的耦合.
" _& Z/ y" F& k3)高频电路器件管脚的引线越短越好.
6 e1 K N+ R! E, _9 B4)高频电路器件管脚间的引线层间交替越少越好.也即元件连接过程中所用的过孔(Via)越少越好.据测, -一个过孔可带来约0. 5pF的分布电容,减少过孔数能显著提高速度.
) `$ A) v [6 t2 ?5)高频电路布线,要注意信号线近距离平行走线所引入的串扰,若无法避免平行分布,可在平行信号线的反面布置大面积地来大幅度减少干扰.同--层内的平行走线几乎无法避免,但是在相邻的两个层走线的方向务必取为相互垂直.
, G# T, l7 m Y I+ w7 m" }6)对特别重要的信号线或局部单元实施地线包围的措施.
3 H5 u" M9 n% Z7)各 类信号线走线不能形成环路,地线也不能形成电流环路.
0 @# ^) v+ m7 ?2 i; M' h& L! a8)每个集成电路块(IC)的附近应设置至少--个高频退耦电容,退耦电容尽量靠近器件的Vcc.
( \0 r) J3 F. T' v* _9)模拟地线(AGND)、数字地线(DGND)等接往公共地线时要采用高频扼流这一-环节.在实际装配高频扼流环节时用的往往是中心穿有导线的高频铁氧体磁珠,可在原理图中把它当做电感,在PCB元件库中单独为它定义一个元件封装,布线前把它手工移动到靠近公共地线汇合的合适位置上.) H$ L/ Y7 {" d$ R
" v0 f* V; q* q$ v
) n; T2 M- K1 m" ?" a8 |
2 d9 V4 X) d- u* a5 C/ s5 P, t
- g; X2 s% J5 D7 L1 V! s
" u' h" o; R! y3 u( R. _: e2 h5 h8 j8 {! r7 `. a
|
|
/1 
发表于 2020-2-27 13:38
收藏
淘帖
支持！
反对！
