找回密码
 注册
关于网站域名变更的通知
查看: 1959|回复: 2
打印 上一主题 下一主题

在candence pcb 中怎么样让两个元器件叠放在同一层,DRC检查不报错

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-11-27 14:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在candence pcb 中怎么样让两个元器件叠放在同一层,DRC检查不报错

该用户从未签到

2#
发表于 2009-11-28 12:41 | 只看该作者
把两个元器件的placebound设得尽量小,让二者不干涉。6 N' I/ D  Q& U; S; e: R
否则得话~~~就人为无视...

该用户从未签到

3#
发表于 2009-11-30 11:54 | 只看该作者
打开他们的placebound. n: I. u6 s5 e* W1 y5 P" S1 l6 C
edit-->property,右边find里选上shape。% ~8 T+ a8 C! \5 j
给他们加上属性 PACKAGE_HEIGHT_MAX和 PACKAGE_HEIGHT_MIN/ \  f- q! y. k1 q. h: z  D; M; Y+ a
填入的数值只要让他们两个的高度错开: O2 }2 j, b( l0 ^
就不会爆DRC了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-4 03:11 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表