找回密码
 注册
关于网站域名变更的通知
查看: 1767|回复: 13
打印 上一主题 下一主题

[仿真讨论] 冲激响应和脉冲响应产生长拖尾的物理原因是什么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-1-16 20:13 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教,冲激响应和脉冲响应产生长拖尾的物理原因是什么?0 g# a. @7 {$ n: g& T

( g. @0 q$ |: L# v. [

images.png (59.77 KB, 下载次数: 1)

images.png

该用户从未签到

2#
 楼主| 发表于 2020-1-16 20:14 | 只看该作者
为什么下降沿比上升沿拖尾更严重?

该用户从未签到

3#
发表于 2020-1-16 21:37 | 只看该作者
理想波形变成非理想波形,是因为通道带宽有限、对高频分量选择性衰减,导致上升、下降时间增加。
2 y6 r& C7 y8 \# ^7 b4 g+ c至于下降时间增加得更多、拖尾更严重,一个解释是:典型的CMOS开关就是这样的。

点评

图中的信号是在仿真软件里人为产生的,在进入通道前,波形是好的,没有失真,在经过通道后才失真,跟cmos没关系。  详情 回复 发表于 2020-1-16 23:07

该用户从未签到

4#
 楼主| 发表于 2020-1-16 23:07 | 只看该作者
chenmouzhou 发表于 2020-1-16 21:37
3 @0 D% |) c. Q2 y7 [7 v$ @理想波形变成非理想波形,是因为通道带宽有限、对高频分量选择性衰减,导致上升、下降时间增加。
( Y6 ^+ G, }; R1 Q% q9 q至于下降 ...
; J$ ]/ ]: T$ N$ T- o* H: H) o
图中的信号是在仿真软件里人为产生的,在进入通道前,波形是好的,没有失真,在经过通道后才失真,跟cmos没关系。

点评

可能我搞错了(cmos应该是下降沿快于上升沿),但仿真软件要用到模型。 这个模型可能是简单的RC低通滤波,高频分量衰减掉了,边沿变缓了。 因为有能量的存储,下降沿变得更缓些。  详情 回复 发表于 2020-1-17 10:30

该用户从未签到

5#
发表于 2020-1-17 08:18 | 只看该作者
Channel的模型是什么样的?cmos开关应该是上升沿更缓一些,因为pmos的开关时间比nmos的大。

“来自电巢APP”

点评

可能我搞错了(cmos应该是下降沿快于上升沿),但仿真软件要用到模型。 这个模型可能是简单的RC低通滤波,高频分量衰减掉了,边沿变缓了。 因为有能量的存储,下降沿变得更缓些。  详情 回复 发表于 2020-1-17 10:31
就是平常的serdes高速链路通道啊,比如损耗为20~30db的链路  详情 回复 发表于 2020-1-17 10:26

该用户从未签到

7#
 楼主| 发表于 2020-1-17 10:26 | 只看该作者
Kileo 发表于 2020-1-17 08:18
0 {  l" q/ z7 q, S+ F; UChannel的模型是什么样的?cmos开关应该是上升沿更缓一些,因为pmos的开关时间比nmos的大。
  p# q% Q0 z) o
就是平常的serdes高速链路通道啊,比如损耗为20~30db的链路
0 r, a& t* M: w6 o% ~, k

点评

从频域看,信道可以简化为一个低通滤波器(LPF)模型,有截止频率。[/backcolor]  详情 回复 发表于 2020-1-17 10:37

该用户从未签到

8#
发表于 2020-1-17 10:30 | 只看该作者
gordond 发表于 2020-1-16 23:07
: s) o) M3 u/ v2 d/ `1 A图中的信号是在仿真软件里人为产生的,在进入通道前,波形是好的,没有失真,在经过通道后才失真,跟cmos ...
/ ]& x! G- H2 d, d
可能我搞错了(cmos应该是下降沿快于上升沿),但仿真软件要用到模型。, w! d7 u* e4 ~: R% n
这个模型可能是简单的RC低通滤波,高频分量衰减掉了,边沿变缓了。/ b( X. j7 }0 n' S
因为有能量的存储,下降沿变得更缓些。$ |7 b8 d& }0 W% r
7 W2 a: p6 q: L$ q

该用户从未签到

9#
发表于 2020-1-17 10:31 | 只看该作者
Kileo 发表于 2020-1-17 08:18, U8 @% ~: T( l" T" ~
Channel的模型是什么样的?cmos开关应该是上升沿更缓一些,因为pmos的开关时间比nmos的大。

5 z4 M. S$ o. U" q6 G; Z  \可能我搞错了(cmos应该是下降沿快于上升沿),但仿真软件要用到模型。  r4 ^8 z" j  u7 o. u/ I
这个模型可能是简单的RC低通滤波,高频分量衰减掉了,边沿变缓了。
! Z9 |" r* k8 g- T# q' [因为有能量的存储,下降沿变得更缓些。
) C8 V$ Y; v( _5 ^4 S7 V) ~5 F0 V+ s7 i, f( V6 O

点评

因为有能量存储,下降沿更缓一些,这句话怎么理解?  详情 回复 发表于 2020-1-17 12:43

该用户从未签到

10#
发表于 2020-1-17 10:37 | 只看该作者
本帖最后由 chenmouzhou 于 2020-1-17 10:38 编辑 ) Z( K' f; f' U! j7 P( \
gordond 发表于 2020-1-17 10:261 B5 X6 q2 R' L- z6 {
就是平常的serdes高速链路通道啊,比如损耗为20~30db的链路
% E* _/ v! D* j: X* n7 v
从频域看,信道可以简化为一个低通滤波器(LPF)模型,有截止频率。
3 }& p( d+ J; v1 X% s2 r6 i! N

该用户从未签到

11#
 楼主| 发表于 2020-1-17 12:43 | 只看该作者
chenmouzhou 发表于 2020-1-17 10:31
6 @( V1 i) m- Y8 J5 F4 O7 r2 x可能我搞错了(cmos应该是下降沿快于上升沿),但仿真软件要用到模型。
5 u# L/ a+ V' }7 B5 O这个模型可能是简单的RC低通滤波 ...
* l8 g. V9 U7 y: O9 f/ C6 R% }
因为有能量存储,下降沿更缓一些,这句话怎么理解?
8 I0 P- |% Q1 w' T

点评

参考下网络图片,我是这样认为的: 上升时间R*C,下降时间(R+信号源内阻)*C,这样下降沿长些。  详情 回复 发表于 2020-1-17 13:59

该用户从未签到

12#
发表于 2020-1-17 13:59 | 只看该作者
本帖最后由 chenmouzhou 于 2020-1-17 14:09 编辑
* l! P! s5 }) ]( _" j" I& i9 N
gordond 发表于 2020-1-17 12:43$ P. O& z' C" O3 R- j4 L+ I' @
因为有能量存储,下降沿更缓一些,这句话怎么理解?

8 u) Y) v: L) a9 F. D/ |7 U参考下网络图片,我是这样认为的:9 N9 K: m0 H- Y3 a
上升时间R1*C1,下降时间(R1+信号源内阻)*C1,这样下降沿长些。
  M0 R( Z$ ], W
- [+ Z7 k9 M+ q

该用户从未签到

13#
发表于 2020-1-19 11:36 | 只看该作者
这是个很好地问题。在某届design con会议上,有华为的人研究过类似的问题,但是依旧解答不了这个问题。坐等信号处理方面的大神解答

该用户从未签到

14#
发表于 2020-2-27 15:16 | 只看该作者
坐等大佬解释

“来自电巢APP”

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 21:15 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表