TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
高速全并行的AES加解密算法硬件实现; _2 c8 k" R1 U% ?% A- x
周轶男李曦
- S* L- k8 o2 P$ i+ P! T/ h(中国科学技术大学计算机科学系，合肥230027 )
% G' n& D% V0 U% w5 d摘要IPSec为了解决Internet安全问题，在IP层对信息提供了认证、加密等功能。协议中
0 Z9 v7 E1 B& d8 |$ O; E, w O! a强行实施的加密算法将由AES算法取代单DES算法，完全用软件实现IPSec的处理已不能% _2 u/ y' n A( h) F6 S [2 C
适应当前不断提高的网络速度的要求。利用硬件实现IPSec 协议是必然趋势。本文在单片
7 a! |# L9 ^+ `9 o U* a$ q$ }" \0 AFPGA.上实现了吞吐率为4.7Gbit/s全流水的、全并行的128bit 的AES加解密算法。在不增7 m7 c; Y9 J; z$ ~, Z
加流水线级数的情况下，本文采用流水线时间借用技术实现s_ Box， 不仅使AES的加密和% w- |3 ]' d* s' d5 |
脱密算法在单片上并行执行，同时还提高了系统性能。
# n, ?, k8 ]& ^8 C; F* S+ s( w关键字先进加密标准、可编程门阵列、流水线、时间借用5 \: U7 z6 I. a( I l6 W
" e4 x5 y! _% {5 G1 c- {5 C* o/ p) C6 M6 L2 e l% } @# e; Q
|
|
/1 
发表于 2020-1-8 10:52
收藏
淘帖
支持！
反对！