【问高手】关于多层板的布局布线的问题

雙魚Fei · 发表于 2011-11-25 11:49

受教了！学习不断的学习突破！

锈土 · 发表于 2011-11-28 11:08

好帖

xang1yang2 · 发表于 2011-11-30 20:30

很好的学习贴，讨论的都是高手啊！

听天由命 · 发表于 2011-12-5 23:29

提示: 作者被禁止或删除内容自动屏蔽

passion2011 · 发表于 2011-12-6 21:59

学习了

cyx · 发表于 2011-12-7 10:34

谢谢，学习了

mimixigu · 发表于 2012-1-14 22:53

我是刚接触layout的，半年时间，现在接到一块6.5G的板子，感觉不知道怎么弄，好纠结

redeveryday · 发表于 2012-2-5 15:37

学习了,谢谢.

lht-tz · 发表于 2012-2-6 16:49

太完美了

kfshrs · 发表于 2012-2-19 11:49

厉害

DAA008 · 发表于 2012-2-20 09:27

本帖最后由 DAA008 于 2012-2-20 09:56 编辑

clandey 发表于 2008-12-9 15:46 1 e* O0 g& B- z9 a
晶振的布局一般很靠近芯片，走线一般都很短，所以我也倾向走表层，也没见EMI有什么问题。不过我见过的晶振才 ...

如果是石英震盪器送出給晶片的走線，建議是走得又短，又在外層。
誠如上方討論，走內層的好處是crosstalk又少，阻抗控制得又準。

走線本身會有電容性，拉越長就越多，
若要走內層則無可避免得打額外的via，這又增加額外的電容性。

這一點點電容性一般走線對一般串列訊號是很少差別的，
除非走線又長(ex:>15")速度又快(ex:>6Gbps)。
但對於震盪器輸出的地方而言，這點點電容會影響震盪的頻率，
電容越大影響就越多，會造成晶片接收clock訊號頻率差異而無法滿足spec。

至於不是從震盪器出來的一般的晶片互傳的clock訊號，
走得越長的話盡量把它埋到內層，短短的話就沒啥差了～

dzwinner · 发表于 2012-2-20 09:51

PL281 发表于 2008-5-4 09:35 . _6 m, M1 n8 _1 e
对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:. p2 \1 R( I- [! g2 O
对于多层板,对于50ohm阻抗,内层往往只需要线宽 ...

表层16mil？？50ohm阻抗控制一般都是DDR方面的走线，内外层基本在4-6mil 这个范围最好，你16mil你怎么布线？要知道我们可以通过改变参考层与走线的距离来控制线宽的！合理的叠层，可以使走线线宽在合适的范围。

总之，抛弃了叠层单独说线宽多少，阻抗是多少都是没根据的！

ccx3564554 · 发表于 2012-2-21 11:43

收获甚多！谢谢@！

jinxing619 · 发表于 2012-8-13 17:29

DING DING DING

yutao222003 · 发表于 2012-8-31 11:33

好贴要加精啊

帐号		自动登录	找回密码
密码			注册

听天由命听天由命当前离线积分 2 头像被屏蔽该用户从未签到	124^# 发表于 2011-12-5 23:29 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
听天由命听天由命当前离线积分 2 头像被屏蔽该用户从未签到	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报

【问高手】关于多层板的布局布线的问题

推荐内容 /1