了解一下DDR2布线规则（1）

mytomorrow

+ i5 b$ d. ^& h/ T; hDDR2布线规则（1）
/ k3 v$ P( _+ N
0 m& G. Q8 i' g; P5 R+ ^一、寄存器配置
1、在读数据时,打开主控端的0DI,关闭DDR2端的0ODT; 而在写数据时，则相反;数据线空闲时，则关闭两端的0DT。
2、对于DDR2 800, 设置寄存器，使主控端和DDR2端的0DT阻值为502。
$ O& v! G1 X3 F+ _. U3、一般通过调整输出驱动强度以达到最好的信号质量;时钟线、命令线、数据线的延时-般可以独立调节，以满足时序要求。

, a: i7 Z3 A' j, x5 f7 B二、叠层设置
' g' e& V7 H) u1、对于同一组数据线及其对应的DQ STROBE线， 如Q[7: 0]、DMO与DQSO、 DQSO#, 应布在同一层，以减小信号skew.
* u  p; [( C. J% q0 B( ?8 e0 h2、DDR2信号线的参考平面最好是选择地平面(尤其是时钟线)，如果基于成本考虑，不得不选用电源层作为参考面，则DDR2供电电源平面需包围整个DDR2走线范围，且边缘要留有余量，电源与地平面间的阻抗在整个带宽范围内要足够低。
. H8 O- K  y6 \6 d6 ~' H6 n2 W% J0 v
9 ^  Z# a) E8 g: }8 a* \( [三、线长匹配
. |* e! D' n9 c0 l. k& ?' |1、走线增加一个过孔，大概相当于增加了90mil的传输线长度。
2、对于走线长度应把封装内部引线长度计算在内。
0 O% R, T% G: Q& ^- {3、各信号线的长度匹配如下表: (控制线: CS、CKE、 ODT; 命令线: Address. BankAddress. RAS、 CAS、 WE; 数据线: DQ、DM)

! C# k: X9 E! p3 y1 L


4、时钟信号差分对的长度差应控制在5mi1以内。
# _: N7 E$ k. x" \7 \5、在能够满足布线空间的情况下,走线长度越短越好，- 般控制在5000mil以内， 可以以时钟线作为参考线。

+ j  `8 v0 ]* O* M9 I+ v四、串扰的抑制
+ O, D8 g$ e$ k. ~7 V" c' g) ~) y1、对于蛇行走线，各线段之间的间距应至少为走线宽度的两倍(边沿到边沿)。
0 [) g- {4 B0 @2、DDR2信号线与非DDR2信号线之间的间距应大于25mil。
% e% d8 ?3 c- M# f/ ~3、时钟、DQS等差分线与其它DDR2信号线的间距应大于20mil。
4、同一组命令线，同一组控制线或同一组数据线间的走线间距应大于走线宽度1.5倍(最好2倍以上)，而不同组间的信号线间距应大于走线宽度的2倍(最好3倍以上)。
* ^: f* {: w+ N1 `+ o5、在扇出线区域，由于空间限制，不能满足走线宽度和间距要求时，可适当减小走线宽度及减小走线间距，但该扇出线长度应小于500mil。
6、扇出线过孔应尽量靠近焊盘，如有可能，最好打焊盘孔。
- G+ Q7 _8 K- U6 s% ~0 }3 B0 w" t7、每条信号线的过孔数最好不要超过两个。
0 _+ D/ s( e5 {: g2 S8、VREF参考电压线要有足够低的阻抗，且与其它DDR2信 号线的间距大于25mil。

五阻抗匹配
; H0 X  j( I: m2 h2 g1、DDR2 800信号走线单端阻抗应设置成500
2、对于控制命令线、时钟线要进行阻抗匹配，可采用源端串联匹配或末端并联匹配。(源端匹配具 有较小的驱动功率,但.上升沿时间是未端匹配的两倍，且-般驱动器的HI和L0驱动电阻不一样，较难得到精确的匹配阻值，源端匹配一般只适合于点对点拓扑)。
3、对于单端信号线，源端端接电阻加驱动电阻值等于走线阻抗;而未端端接电阻等于走线阻抗，端接电压为DDR2供电电压的一半，通常需使用专用的DDR2端接稳压电源，在整个带宽范围内具有低阻抗，高动态响应能力等性能。
4、Clock、data strobe等 差分信号线应尽量设计成紧耦合差分对，即差分对内间距应小于走线宽度。走线应对称，如同时改变线宽，同时打过孔等。
  q) k6 n) V$ ]( X6 K  {% k5、对于Clock差分信号线，如有两个负载，则各分支线长度应尽量短且对称，每条分支线末端用2002电阻进行并联端接。
6、并联端接电阻的走线长度应控制在250mi1以内。对于点对点拓扑的末端端接电阻，应放在接收器后面。
+ \" V3 d% F" G7 a9 k1 |7.对于控制命令线，如有多个负载，应采用星型连接，各分支线长度应短且对称，并在分支点进行阻抗匹配，阻值等于走线阻抗。(如图: 其中L2大于250mil, 小于1500mil; L3小于250mil; 各分支对称段的长度偏差应小于50mil)



$ I! r$ N6 R! G
8、有时为降低功耗，可以关闭0DT功能，此时， 对于点对点拓扑的数据线，可以在DDR端进行串 联端接;而对控制命令线不做匹配,但要加大走线间距(不推荐使用）。
7 I! I0 T: `2 b2 `
0 Q+ c( e9 W4 ^  \: l, b% M5 e: u
: H7 E5 s6 `# Q! d6 Z
9 ?9 v) p0 D) l4 i' f) O
& j( K, i/ g/ ~: R
) W) m, k  r1 |

ExxNEN

先看看，后面要用的时候再来