了解一下DDR2布线规则（1）

mytomorrow

4 a6 U. ]3 L$ ?1 q: Q2 W; G5 EDDR2布线规则（1）

5 k. A) a1 z9 [2 H; a  w) n一、寄存器配置
1、在读数据时,打开主控端的0DI,关闭DDR2端的0ODT; 而在写数据时，则相反;数据线空闲时，则关闭两端的0DT。
( y2 c1 ?* y; e1 N* y/ p2、对于DDR2 800, 设置寄存器，使主控端和DDR2端的0DT阻值为502。
/ S8 a( g( R. A3、一般通过调整输出驱动强度以达到最好的信号质量;时钟线、命令线、数据线的延时-般可以独立调节，以满足时序要求。
# M/ D2 A! y$ E6 s" [4 {- {4 a
二、叠层设置
$ ^' V" a! W4 Y( U% f1、对于同一组数据线及其对应的DQ STROBE线， 如Q[7: 0]、DMO与DQSO、 DQSO#, 应布在同一层，以减小信号skew.
! ~3 y4 r4 R( [4 [1 Q2、DDR2信号线的参考平面最好是选择地平面(尤其是时钟线)，如果基于成本考虑，不得不选用电源层作为参考面，则DDR2供电电源平面需包围整个DDR2走线范围，且边缘要留有余量，电源与地平面间的阻抗在整个带宽范围内要足够低。

三、线长匹配
1、走线增加一个过孔，大概相当于增加了90mil的传输线长度。
2、对于走线长度应把封装内部引线长度计算在内。
3、各信号线的长度匹配如下表: (控制线: CS、CKE、 ODT; 命令线: Address. BankAddress. RAS、 CAS、 WE; 数据线: DQ、DM)
5 e; }7 [- o7 o% F) n# N* D4 i  V
: h% P$ w. a5 E2 f* [
( @9 T3 t# t; |
# Y. x/ C+ H3 r7 l9 k
/ Z# `7 p8 O. w* M( y3 e% u- u' ]4、时钟信号差分对的长度差应控制在5mi1以内。
+ \5 Y: \; [' ]4 J4 p) G9 h5、在能够满足布线空间的情况下,走线长度越短越好，- 般控制在5000mil以内， 可以以时钟线作为参考线。
* z7 G2 [* F, V% X) n3 [
) G9 j% S& T% V. }+ @四、串扰的抑制
6 W) G3 h1 }5 O0 k3 s& j1、对于蛇行走线，各线段之间的间距应至少为走线宽度的两倍(边沿到边沿)。
: ?; g) K( T" M9 Q$ r8 ?* |2、DDR2信号线与非DDR2信号线之间的间距应大于25mil。
3、时钟、DQS等差分线与其它DDR2信号线的间距应大于20mil。
4、同一组命令线，同一组控制线或同一组数据线间的走线间距应大于走线宽度1.5倍(最好2倍以上)，而不同组间的信号线间距应大于走线宽度的2倍(最好3倍以上)。
5、在扇出线区域，由于空间限制，不能满足走线宽度和间距要求时，可适当减小走线宽度及减小走线间距，但该扇出线长度应小于500mil。
6、扇出线过孔应尽量靠近焊盘，如有可能，最好打焊盘孔。
" f3 b& t0 e* P2 ^: M9 l1 t1 J7、每条信号线的过孔数最好不要超过两个。
$ N' H+ X3 n& @( t3 u8、VREF参考电压线要有足够低的阻抗，且与其它DDR2信 号线的间距大于25mil。
9 F  A( F! E6 S8 s8 L
五阻抗匹配
$ h3 d5 ~2 W0 ^1、DDR2 800信号走线单端阻抗应设置成500
2 @3 H* r# g# I( O( r6 w; g* \2、对于控制命令线、时钟线要进行阻抗匹配，可采用源端串联匹配或末端并联匹配。(源端匹配具 有较小的驱动功率,但.上升沿时间是未端匹配的两倍，且-般驱动器的HI和L0驱动电阻不一样，较难得到精确的匹配阻值，源端匹配一般只适合于点对点拓扑)。
4 u: C( ~/ g( o- f  M; c3、对于单端信号线，源端端接电阻加驱动电阻值等于走线阻抗;而未端端接电阻等于走线阻抗，端接电压为DDR2供电电压的一半，通常需使用专用的DDR2端接稳压电源，在整个带宽范围内具有低阻抗，高动态响应能力等性能。
4、Clock、data strobe等 差分信号线应尽量设计成紧耦合差分对，即差分对内间距应小于走线宽度。走线应对称，如同时改变线宽，同时打过孔等。
5、对于Clock差分信号线，如有两个负载，则各分支线长度应尽量短且对称，每条分支线末端用2002电阻进行并联端接。
6、并联端接电阻的走线长度应控制在250mi1以内。对于点对点拓扑的末端端接电阻，应放在接收器后面。
/ k+ P/ Q2 D1 E6 v5 b5 `* \7.对于控制命令线，如有多个负载，应采用星型连接，各分支线长度应短且对称，并在分支点进行阻抗匹配，阻值等于走线阻抗。(如图: 其中L2大于250mil, 小于1500mil; L3小于250mil; 各分支对称段的长度偏差应小于50mil)
) {7 ~+ z; _! S) |



6 a: G, [9 ^$ u8、有时为降低功耗，可以关闭0DT功能，此时， 对于点对点拓扑的数据线，可以在DDR端进行串 联端接;而对控制命令线不做匹配,但要加大走线间距(不推荐使用）。
# l; I" ]# \3 m- `! F


; e* }) o- [, s% e7 K6 F' C! `! c

6 M% V7 H/ s7 d/ ?( a3 y7 Z

ExxNEN

先看看，后面要用的时候再来