了解一下DDR2布线规则（1）

mytomorrow

+ N- L0 i* J1 m; g0 g- GDDR2布线规则（1）

& a# \0 x4 h) P% H- @& W一、寄存器配置
$ U2 Q7 b6 {% w5 J" l- Y+ Z1、在读数据时,打开主控端的0DI,关闭DDR2端的0ODT; 而在写数据时，则相反;数据线空闲时，则关闭两端的0DT。
- \! f% Z9 a. ]: W2、对于DDR2 800, 设置寄存器，使主控端和DDR2端的0DT阻值为502。
% _3 o; P. X$ K3、一般通过调整输出驱动强度以达到最好的信号质量;时钟线、命令线、数据线的延时-般可以独立调节，以满足时序要求。

二、叠层设置
* {, h1 b/ }4 F: X1、对于同一组数据线及其对应的DQ STROBE线， 如Q[7: 0]、DMO与DQSO、 DQSO#, 应布在同一层，以减小信号skew.
0 C: j5 G) I/ M2、DDR2信号线的参考平面最好是选择地平面(尤其是时钟线)，如果基于成本考虑，不得不选用电源层作为参考面，则DDR2供电电源平面需包围整个DDR2走线范围，且边缘要留有余量，电源与地平面间的阻抗在整个带宽范围内要足够低。

; J7 L3 i0 a5 ?5 w. b2 X三、线长匹配
' ~+ ]# a' m" e9 E0 {. }* v( U1、走线增加一个过孔，大概相当于增加了90mil的传输线长度。
2 x$ `! s& G4 A  \. |% D( u2、对于走线长度应把封装内部引线长度计算在内。
4 ~# t& A1 O  N3、各信号线的长度匹配如下表: (控制线: CS、CKE、 ODT; 命令线: Address. BankAddress. RAS、 CAS、 WE; 数据线: DQ、DM)
* }0 x2 c; u! C5 |
' H' ?2 e0 r1 h0 \; p
% [4 N, N* M2 O  C! U
( `& i; ~+ `& w6 q0 {. T) J. M
; Y+ Z$ Q7 v: k. W4、时钟信号差分对的长度差应控制在5mi1以内。
+ X$ C, _9 \; p, M+ [7 k5、在能够满足布线空间的情况下,走线长度越短越好，- 般控制在5000mil以内， 可以以时钟线作为参考线。

四、串扰的抑制
7 r( ^- m% ]- p1 f1、对于蛇行走线，各线段之间的间距应至少为走线宽度的两倍(边沿到边沿)。
2、DDR2信号线与非DDR2信号线之间的间距应大于25mil。
3、时钟、DQS等差分线与其它DDR2信号线的间距应大于20mil。
6 J, k% i1 Y: E6 ]' e! h( w  i4、同一组命令线，同一组控制线或同一组数据线间的走线间距应大于走线宽度1.5倍(最好2倍以上)，而不同组间的信号线间距应大于走线宽度的2倍(最好3倍以上)。
) r2 `, Q- l. k5、在扇出线区域，由于空间限制，不能满足走线宽度和间距要求时，可适当减小走线宽度及减小走线间距，但该扇出线长度应小于500mil。
, y: u: X; R# v7 ?5 ^! U6 K6、扇出线过孔应尽量靠近焊盘，如有可能，最好打焊盘孔。
7、每条信号线的过孔数最好不要超过两个。
8、VREF参考电压线要有足够低的阻抗，且与其它DDR2信 号线的间距大于25mil。

& e2 E5 K6 G" N五阻抗匹配
' I5 Z5 R' d/ B/ b$ ^4 b; q* S1、DDR2 800信号走线单端阻抗应设置成500
$ H  m0 f8 H8 t8 L2、对于控制命令线、时钟线要进行阻抗匹配，可采用源端串联匹配或末端并联匹配。(源端匹配具 有较小的驱动功率,但.上升沿时间是未端匹配的两倍，且-般驱动器的HI和L0驱动电阻不一样，较难得到精确的匹配阻值，源端匹配一般只适合于点对点拓扑)。
3、对于单端信号线，源端端接电阻加驱动电阻值等于走线阻抗;而未端端接电阻等于走线阻抗，端接电压为DDR2供电电压的一半，通常需使用专用的DDR2端接稳压电源，在整个带宽范围内具有低阻抗，高动态响应能力等性能。
7 j+ I. E) s5 K4、Clock、data strobe等 差分信号线应尽量设计成紧耦合差分对，即差分对内间距应小于走线宽度。走线应对称，如同时改变线宽，同时打过孔等。
5、对于Clock差分信号线，如有两个负载，则各分支线长度应尽量短且对称，每条分支线末端用2002电阻进行并联端接。
! G$ ~: B6 Z9 F1 J, M* r6、并联端接电阻的走线长度应控制在250mi1以内。对于点对点拓扑的末端端接电阻，应放在接收器后面。
7.对于控制命令线，如有多个负载，应采用星型连接，各分支线长度应短且对称，并在分支点进行阻抗匹配，阻值等于走线阻抗。(如图: 其中L2大于250mil, 小于1500mil; L3小于250mil; 各分支对称段的长度偏差应小于50mil)

6 N/ w1 u6 h. U" k: D4 }# |0 V


' V$ g: m. R1 h9 o8、有时为降低功耗，可以关闭0DT功能，此时， 对于点对点拓扑的数据线，可以在DDR端进行串 联端接;而对控制命令线不做匹配,但要加大走线间距(不推荐使用）。
/ \# w. m" Y8 w7 \: a# G

5 Y3 ^6 V) w" M: Y
9 f0 p& n( z' M/ p8 Q. @

ExxNEN

先看看，后面要用的时候再来