TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
" H$ h7 n( Z9 x; {( B在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降
( @" }7 N: @0 L3 A: ]低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗1 s. n5 u& D$ j$ A- x
心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的
6 h! a* y2 x! L5 O2 H( n9 g5 V1 ?! iWLP封装IC，在PCB设计时的注意事项。7 } _& `" @$ a
简介
0 x8 D4 U5 z7 H. B3 B2 v" W# {当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用- I% @) ` _2 r/ X/ v' Z( C) s
小封装IC (例如: WLP)，来压缩PCB面积,从而节约成本。# c' V& z* F. P. |+ d$ k
WLP封装比之前的封装都要小，因为它们没有焊线( bond wire一硅片到基板的连接
$ P1 G c6 f0 u. r+ b% W线)，而是直接建立在硅片上的，如图1、图2所示。这种封装技术即节省了开发周* V8 l3 R: R6 d# Z
期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。
9 }3 h% @8 Z, W本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低# d3 O1 r- G% c' ]. R
风险,使系统更加稳定。
s) p% L" w- G0 K v3 D
: \$ k6 e4 Q. C/ P! W- r$ @5 _% w: _9 x% V; G1 I& o
|
|
/1 
发表于 2019-12-20 10:25
收藏
淘帖
支持！
反对！
发表于 2019-12-24 19:31
这都要隐藏啊……