TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
9 {; a3 J/ ?9 |- H7 k5 {+ W! m, t在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降
: p9 h1 X0 G% C+ C. q% N& d2 U. c低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗3 \+ Z R! m6 O7 x$ ]; ~
心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的: y( D5 ~* x" l; l0 }
WLP封装IC，在PCB设计时的注意事项。
: I2 c; _3 p2 M: h8 W8 H简介4 i/ ~ [" a* g- y0 b
当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用
, S0 X5 U! O! h, u0 S小封装IC (例如: WLP)，来压缩PCB面积,从而节约成本。9 I2 |2 D3 A$ Q8 e* q1 t
WLP封装比之前的封装都要小，因为它们没有焊线( bond wire一硅片到基板的连接
: ?* j7 H$ d" X& o! }$ J线)，而是直接建立在硅片上的，如图1、图2所示。这种封装技术即节省了开发周
( x: d& k5 r- W4 z4 g期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。5 {8 J7 m# ^# m
本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低
9 O" _0 w& H W* a风险,使系统更加稳定。
- m+ R" Y" w" b/ O+ M6 ~5 x/ E* p" d- I3 ^2 F6 s6 [) }* h
6 L/ U. K2 S2 E |
|
/1 
发表于 2019-12-20 10:25
收藏
淘帖
支持！
反对！
发表于 2019-12-24 19:31
这都要隐藏啊……