EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 明德扬FPGA科教 于 2019-12-19 09:48 编辑 - E2 S' D* }: @, Y
- I. e0 X6 i( l【答疑】Quartus报错资源不够用问题分析
# ?3 R4 G9 a7 D作者:肖肖肖
. Z0 s: L& s+ l6 o3 Z1 j/ w5 y本文为明德扬原创文章,转载请注明出处!
i: M' X( ?! d0 _当quartus报错资源不够的时候,报错为:170048 Selected device has 56 RAM location(s) of type M9k. However,the current design needs more than 56 to successfully fit.(如下图所示) - p) F2 X# g% _4 B; W. C
那么造成这个问题的原因有以下几个:
2 g& z: c' t0 m+ k6 L1、如果工程用到了FIFO、RAM等,那就可能是这些的深度设置的太深了。 在此处(如下图1.1所示)找到FIFO或者RAM等,双击打开(图1.2)界面查看或者修改详细参数。
: R% d, k# D7 e. i, Z: V% m
+ T, C7 }; ]1 @& K% t# A6 i) d( c* |2 j
1 b8 R& P$ K/ C9 P! D% Y8 z2、用signaltap抓取信号设置的深度太大了。越大越占用资源。 找到“Tool”,打开“SignalTap” (如图2.1) 0 Y3 b/ P, t! K( A' k
5 W5 {* t! d. I, {+ n在此处查看、选择SignalTap的深度(如下图所示) : P- C7 U# u+ Z$ S
+ c2 U0 E* {0 ]- C
( w8 P% H t- Y' B" i) g7 ~3、芯片的型号选择错误了。很多时候芯片决定了资源的大小。 (如果芯片没有选择错误,那么就想办法减少工程的资源占用率) 在此处(如下图3.1所示)查看芯片的型号,双击则更改芯片型号或者查看更详细的芯片资料(如下图3.2所示) 5 u7 s: P Y C2 P8 b3 d
, h+ e+ L0 z1 y) x2 p1 Y1 o
通过查找,排除了第一个原因。 ) Z: O5 b: U9 v7 w7 ?
现在把Signaltap的深度改小一点看看,重新编译看看,如下图所示,编译通过了,问题解决。
& z: L$ ]0 o( H. Q# Y$ H有兴趣的朋友可在明德扬论坛获取更多学习资料,也可加入明德扬技术交流Q群:544453837与我们进行深入讨论,期待与大家一起学习进步! : H- ]) h5 a! [
8 s F. c* j L+ E4 Z
|