Altium Designer 10 元件原理图库设计和 PCB 封装的设计

haidaowang

altium Designer 10 元件原理图库设计和 PCB 封装的设计
8 k" \" f7 S8 V# L
1 建立库
6 z$ S% q: I- L, l: q1 K' ?1 W: Y        【File】→ 【New】→ 【Library】→ 【Sch Library】原理图库建立，
        【File】→ 【New】→ 【Library】→ 【PCB Library】封装库建立，
" p: H9 y9 ~5 _, z               
5 ?8 q: _! [) F8 i0 H$ G
               图 1 元件库和封装的建立

, N+ t" Q) \: m% l0 v; t建立新元件【Tools】→ 【New compoment】，这里以 24C02 为例。



9 c/ u- v& `+ v( A+ h8 q' `" @图 2 元件命名

6 r5 R* G; y/ G& ~3 b查看电气特性。
( b7 U4 w: Q" \+ u" m
& J# [$ {4 y/ R+ [8 s2 v; u: |/ [
+ d: C$ n, @, O7 ^1 }1 r. h
图 3 查看 24C02datasheet
. Z4 s# `' o; f/ `, S* F
放置外形和管脚快捷键 P+R, 调整合适的小。放置管脚 P+P, 然后单击键盘的 Tab 键弹出管脚属性对话框，修改相应的属性。

                    
  
图 4，放置外框                                                图 5 放置管脚
: J2 ?& `( o2 k# N3 e* T: H
7 G& _9 k2 Y, j0 F) h在 Pin Propertis 中，Display Name管脚定义，Designator 是管脚序列号，其后 有Visable，是否可见，在原理图中有些元件有衬底，我们通常将带衬底的管脚隐藏，管脚的长度 Length 可以根据需要设定。对有负信号，例如负电压，负电平复位脚等，需要添加"\" 符号 , 如“V\C\C\”表示负的 VCC 电平，类似数字电路中的非格式。
" q7 Y; \& G7 E" z3 p, y

1 X) m/ I) V6 ]7 q' x2 @& J
' t# V, k# \2 P4 ~: m图 6 管脚属性

0 j5 ?: T" R) |1 y6 o
7 h0 T5 h) f5 ~6 a2 S: _4 _3 V9 [
1 F1 d# Y8 u8 S图 7   24C02 原理图

1 M, {6 x8 n5 T* R8 r查看 24C02 的 footprint，资料如下。
4 Q& H$ P# G) ]2 a0 Z+ F( g
, C2 @9 ?  H, @* k
7 d' [% I+ t" _3 U" x- }! Z
图 8 24C02 footprint 资料
8 \: E' h0 f, q6 C9 L
在 pcblib 环境下用向导制作元件封装。
        【Tools】→ 【 Compoment Wizard 】弹出下图，
) V4 @7 \+ d& U) ]8 _) e1 H

- J1 h. W, Q2 F. p$ b; k+ P4 @) s5 p
( _6 e9 C* _5 l1 R4 z图 9 Compoment Wizard


+ X9 @% ]  D, H( _9 A
+ T% U* N' z) M- z, Q9 I图 10 footprints 类型
+ Y4 {7 N& n) R* x% A$ g$ G$ c
在 pcblib 环境下用向导制作元件封装。
( U8 J3 J5 M% i        【Tools】→ 【 Compoment Wizard 】弹出下图，
        一般贴片的的引脚焊盘大于管脚 8mil 到 20mil，也可以大于这个数，根据具体的情况。对有有些 BGA 封装的，有时候焊盘还可能略小于管脚。

' V6 Z! p7 _( F6 k

6 Z* s# o+ s& C7 `/ J图 11 管脚焊盘大小设置
0 r, D1 ~+ e, {4 Z. L! `. i+ J* j

- }: O/ \) v* q; v6 p( n% a; t
2 ?( a( {7 _) u* q% K图 12 管脚间距大小设置

: J, d( P# a; w1 G4 w) w4 k$ g+ T
, n+ Z+ a5 ?- h7 n
图 13 管脚数目大小设置

0 @+ S3 t/ y5 H0 a
- j% i1 Z' Z/ m( u/ u/ ^* K
# T4 L1 z. {* t. ^% E, X图 14 完成封装设计
& P; N9 `2 ?# Z. {) ~( p
% x& s9 E* [& M* u; S8 @

WNSKS

很详细的资料，谢谢分享