|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
! U& [% E8 i* m' ^ 数字信号处理是将信号以数字方式表示并处理的理论和技术。数字信号处理与模拟信号处理是信号处理的子集。数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波。因此在进行数字信号处理之前需要将信号从模拟域转换到数字域,这通常通过模数转换器实现。而数字信号处理的输出经常也要变换到模拟域,这是通过数模转换器实现的。
0 Q7 a1 F8 l$ A4 |, P4 [5 \ 数字信号处理器按其可编程性可分为可编程和不可编程两大类。不可编程的信号处理器以信号处理算法的流程为基本逻辑结构,没有控制程序,一般只能完成一种主要的处理功能,所以又称专用信号处理器。如快速傅里叶变换处理器、数字滤波器等。这类处理器虽然功能局限,但有较高的处理速度。可编程信号处理器则可通过编程改变处理器所要完成的功能,有较大的通用性,所以又称通用信号处理器。随着通用信号处理器性能价格比的不断提高,它在信号处的应用日益普及。
3 u, w7 Z# ]$ h 已开发的可编程信号处理器大致上有三类:①位由基本位长为2,4,8位的微处理片为主体,配以程序控制片、中断及DMA控制片、时钟片等构成。采用微程序控制、分组指令格式,可按需要构成所需字长的系统。其优点是处理速度快、效率高。缺点是功耗较大,片子的数量也较多。②单片信号处理器。它将运算器、乘法器、存储器、程序只读存储器(ROM)、输入输出接口,甚至模/数数/模转换等全部集成在单片上。其运算速度快、精度高、功耗低通用性强。与通用的微处理器相比它的指令集合和寻址方式更适合于信号处理常用的运算和数据结构。③超大规模集成电路(VLSI)阵列处理器。这是一种利用大量处理单元在单指令序列控制下对不同的数据完成相同的操作,从而获得高速计算的信号处理器。非常适合于大数据量、大计算量、运算重复性强的信号处理任务。它们常与通用计算机联用,构成强有力的信号处理系统现有的阵列处理器大致上有两类,即脉动阵列处理器。
8 f% M8 d& ]7 k# m* |; D3 i 和波动阵列处理器。前者采用全阵列统一的同步时钟和控制驱动机制,具有结构简单、模块性好、易于扩展等优点。而后者采用各单元独立定时,数据驱动机制。给编程和容错设计带来一定方便,在处理速度上也提高 [2] ?。7 }& e& y0 V; X0 ^" h( K
TMS320C6455BCTZA数字信号处理器
% T/ {0 W4 l* Q KeyStone多核架构为集成RISC和DSP内核与专用协处理器和I/O提供了一种高性能架构。KeyStone是其同类解决方案中的首款,能够提供充裕的内部带宽,实现对所有处理内核、外设、协处理器以及I/O顺畅的访问。这是通过四大硬件元素实现的:多核导航器、TeraNet、多核共享内存控制器以及HyperLink。
8 `5 C* b: z+ P7 }$ ?0 u. C3 d 多核导航器是一款基于包的创新管理器,可管理8192个队列。在把各种任务分配给这些队列时,多核导航器可提供硬件加速分发功能,将任务导向可用的适当硬件。这种基于数据包的片上系统(SoC)可使用拥有2Tbps带宽的TeraNet来传输数据包。多核共享内存控制器允许处理内核直接访问共享内存,避免占用TeraNet的带宽,这样数据包传输就不会受到内存访问的限制。' o0 }' @4 F& ~0 _) U
HyperLink提供40Gbaud芯片级互连,该互连让SoC能够协同工作。HyperLink支持低协议开销与高吞吐量,是芯片间互连的理想接口。通过与多核导航器协同工作,HyperLink可将任务透明地分发给串联器件,而任务的执行就如同在本地资源上运行一样。
/ j+ L/ g) T$ ^6 Y 产品特性:TMS320C6455BCTZA Z6 }1 o$ f0 {0 K
一个(C6655)或两个(C6657)TMS320C66x?DSP内核子系统(CorePacs),每个系统都拥有850MHz(仅C6657),1.0GHz或1.25GHzC66x定点/浮点CPU内核1.25GHz时,定点运算速度为40GMAC/内核针对浮点@1.25GHz的20GFLOP/内核存储器:TMS320C6455BCTZA' `8 g( y- W" u* ~
每内核32K字节一级程序(L1P)内存+ ~ k3 O' G- A( c6 J0 R
每核32K字节一级数据(L1D)内存
5 r" l& S6 t1 M5 H+ c! i. g: k 每核1024K字节本地L2
& R2 o; |/ T+ Z5 Z$ s7 \ 多核共享存储器控制器(MSMC)
" J e g/ z. W9 n9 }! S 1024KBMSMSRAM内存(由C6657的两个DSPC66xCorePacs共享)MSMSRAM与DDR3_EMIF的内存保护单元多核导航器带有队列管理器的8192个多用途硬件队列/ W8 {& j" C" L4 |* G% }% }# _
基于包的DMA支持零开销传输
1 j7 [# \% V! U& ~/ Y 硬件
, t/ T8 w- g2 }& Q% m/ S: v 两个Viterbi协处理器; s7 j! r* E' \- k. {
一个Turbo协处理器译码器9 p' o! S! [/ [3 i9 `& s3 y
外设:TMS320C6455BCTZA R, W1 Z# S$ z3 u
4个SRIO2.1线道; [: b, j+ L" n r, r& E$ i
每通道支持1.24/2.5/3.125/5G波特率运行
1 D: r7 H) X5 j 支持直接I/O,消息传递
( }6 f7 \) Y/ i5 A8 N 支持四个1x,两个2x,一个4x,和两个1x+一个2x链路配置PCIeGen2单端口支持1或2个通道每通道支持的速率高达5GBaud! Z6 [' i. b6 O
HyperLink& `0 Z6 J4 F* i: p: q) t: E3 @
连接到其它支持资源可扩展性的KeyStone架构连接支持高达40Gbaud千兆以太网(GbE)子系统一个SGMII端口 N7 Q& O; J0 r6 _
支持10/100/1000Mbps工作速率
1 E; V# m8 C ? 32位DDR3接口' w. q+ S3 j3 p; V8 w" w5 v
DDR3-1333( s8 @; X* `; z
8GB可寻址空间+ E% Y9 |' o v- s) C
16位EMIF
' d0 N- _& j& n 通用并行端口7 y+ z, k2 m0 B& f' `
两个通道,每个8位或16位
* G0 i. i* j7 H: H6 n3 a$ |% W& y 支持SDR和DDR传输2 S4 B+ a( z" u
两个UART接口1 o2 z& g5 w2 H# N
两个多通道缓冲串行端口(McBSP)& p! d8 O$ m1 ^
I2C接口
- K# {, A! e7 s; j# t 32个GPIO引脚9 _3 u1 P& H O& J9 E
SPI接口; p3 t9 g A% Q1 J) b
信号量(Semaphore)模块
$ ~5 s# ~, r8 g. P& ?$ Z5 v 8个64位定时器1 R- U% R; P. j/ l
两个片上PLL
3 S; N* r {- E9 ` SoC安全支持5 s. Q5 e& G" T* \6 F
商用温度:6 l. Q4 k- ?( d9 F5 F/ n7 U) Z$ J
0°C至85°C
# P0 L5 H7 [: s6 M6 R8 L0 ~ 扩展温度范围:7 ~( F# V1 b$ ~2 R1 t$ j4 B/ X6 W
-40°C至100°C3 k" P" I! V( [8 t7 T
扩展低温:. Y5 ?7 c1 W6 d
-55°C至100°C
3 i1 K/ \4 L, d) n- l 类型:定点) p1 G! X& Z6 A- y9 {
接口:主机接口,I?C,McBSP,PCI,UTOPIA% c0 D) o2 v- ^4 x) z
时钟速率:1GHz
1 _9 B4 S; f" U$ z5 B& P 非易失性存储器:ROM(32kB)& M; _4 Y: I8 |# Z4 ^: c: {; U- S
片载 RAM:2.1MB
4 o8 V% ~- X1 J1 i8 u 电压 - I/O:1.8V,3.3V
1 W3 S. L- l) W1 B9 Y: V+ r3 V/ [ 电压 - 内核:1.25V3 ~, Z& v( v$ r1 e. o
工作温度:-40°C ~ 105°C(TC)! Z" f4 G5 [/ G) U" b; |
安装类型:表面贴装
" Q* T% K& g" @5 Z7 j) Q) t n* f4 r7 b 封装/外壳:697-BFBGA,FCBGA
4 k! s* v6 ~7 h9 ?+ k 供应商器件封装:697-FCBGA(24x24)0 }: E, v- z( d! ]; ~* Z$ t! f
7 Y ?: x& I! U# Z4 V; U6 {# Y1 S
! e& O% \; X( B0 x) T- ^
7 `( Z# P0 U6 i: h8 H! z6 B |
|