|
|
Xnet就已经设置成功了。进入CM，选中Net-Routing-Relative Propagation Delay，把具有相同拓扑结构的网络生成一个BUS，并给这个BUS赋予一个名称DDR。* [2 C+ J5 C, e0 d" w
: A) B8 N) {1 I. \ _4 K
; b% W9 n5 ?$ F( X+ o- [
$ u" o: b- x( L: O, {. K+ Z
* q% b. x$ B* N* h: A
! K5 x3 I; N [ H7 R! Q% Z# Y! h8 U
" o% w" e8 w8 C* |8 R右击DDR总线，赋予总线电气约束集名称4 d9 d+ m* n/ p% Y6 a0 S
) f. v# B% | J6 R' ]3 H
9 L0 t6 C+ l6 k* k$ P" }& `" Z9 ?3 O- V
8 |; n7 ~8 m8 O( T. e
: X$ m! ] a1 b
6 o& H6 T/ m* p" P" P7 m) O5 X; w/ j. v. m4 a5 B7 k
设置完成后BUS中的Xnet都具有DDR约束集属性
$ G+ \' b+ ?+ i, T0 U% R' x: r
& d7 m! l9 y" H5 Z
) ?1 d4 ]. Y* B0 X. b3 x
: M( k5 B. D; J0 u9 L右击DDR总线名称，选择SigXplorer，进入拓扑结构编辑器
% B1 Y% C1 f' K W7 G) K
/ H% O0 @4 M& V( e
) o, ~( m! A4 }8 b/ S4 S
1 Y3 ?1 b3 r w
* k5 R) Y, m1 F, w0 v
9 V4 _( d# T; W. O. B. O一般打开的拓扑结构是DDR总线下第一个Xnet的拓扑，对其进行参数设置，在SigXplorer中执行Set-Constraints。在界面中选择Rel Prop Delay) t0 R: D# m2 c: j; u( c
, l# R) M, B2 Z! t8 k. Y, V# V0 a! z
$ @2 N9 x5 }3 c. ~: {3 M3 f. E8 N参数设置完成后，回到SigXplorer界面，单击图示按钮更新CM" T4 ~" f0 w/ g# j, e1 m6 ^9 o
4 C5 r! x) p4 }3 B7 k& e
) }& p8 z0 H1 s- o" z" D/ _+ L' M1 s' I/ K
0 ^ H; J+ b t- V, Y
6 I8 R. b8 J0 L( s* k更新完成后关闭SigXplorer，在弹出的对话框中选择YES即可。: N8 j3 J* g, m9 P- t9 M
. O% X! r) X. n2 x
; `- e" R& R1 o
) L9 l) U8 W# Y# I4 h4 |+ I+ Q
这时CM中有三处发生变化，首先是约束集中的DDR有了参数设置; `2 u# {5 f. s3 x. a/ D! G
- ~) p4 j; q1 m4 ~# }
, b* p$ S- R+ ^" Z5 x4 q- w3 x6 a4 y! B! F6 D) k, R- k
然后是所有遵循DDR约束集的Xnet自动生成了Pin Pair，这一结果是建立在所有的Xnet具有相同的拓扑结构基础上的，如果DDR总线中的Xnet具有不统一的拓扑结果，执行到这里会出现两种情况，一种就是和第一个Xnet（图中是DQM0）具有同样拓扑结果的Xnet自动生成了Pin Pair，与之不同拓扑结果的Xnet的约束集名称DDR会变成红色，并且没有Pin Pair生成，导致错误，这时应该删除此Xnet，或者Clear约束集Ref，然后重新建立约束集，并重复以上工作，对其拓扑结构中的约束参数进行设置。: J; g' L7 }( J0 b
2 r# |5 `' b, _( n9 j$ c
" \- g6 `( S, N9 ~( X/ \, \+ c
7 J9 ]/ T. N0 j% s8 Q最后是所有的Pin Pair自动生成了Match Group，名称为我们在前面Rule Edit中新建的Rule Name2 O" o/ M9 B9 T* m
$ s: _7 l. l: W- L2 {
D+ i9 |! ~6 @) Z/ _* M4 D
7 p# _- {; |2 [2 ]6 e( _$ I% _总线中的网络参数设置完成之后，还有其他的Xnet，比如一些地址总线，控制总线等等，需要一起做等长约束，上面已经介绍了一种处理方法。下面再介绍一种方法。相同拓扑结果的网络放在一起做等长比较方便，因为软件可以自动生成Pin Pair ，并且可以自动生成Match Group。不同网络拓扑结构的网络需要单独做约束规则。
- E' l. x9 z) X* K: x" \3 C8 I& @* \8 j: a1 C. L
右键Xnet，生成一个新的约束Ref。
. o" ^# Y7 G4 s6 c1 X
3 j4 b8 t! z* K# \1 i
9 b# ]1 {+ f. Z( k1 @; D+ |+ Y" s; x* e4 C' p/ N
进入SigXplorer界面，对约束参数进行设置，唯一注意的是这里的Rule Name仍然命名为DDR，根据需要建立Pin Pair。) K( Z& X, _- d D" G8 G+ w2 @
$ x# _0 |+ p" ?5 b
3 b5 Z# ~) k% t! I
" J! P! T; B( B8 U8 W2 g设置完毕更新CM后发现Xnet CDS1的两组Pin Pair已经被加载到Match Group中了，成功实现了与之前设置BUS中的Pin Pair之间的等长约束。- X/ I ~: p+ I) v% ~5 R$ v* ?
$ z* t: n& q6 k% U2 |) F- M
/ }6 N% G$ v+ v. ]2 k& C% p
) A' C' z% ]; H0 ?1 r
其实到这里已经可以收工了，但为了便于查阅，通常会把所有需要做等长的Xnet放在同一个总线目录下面' V E" S! ?- o
" v! U# c# w0 |5 f4 E$ [
2 B; Z. E H6 \' J$ B! }5 t# @3 c! D5 d
从下拉列表中选择DDR即可, t, I# K: y9 N, ~7 ]
- B7 i& ~( g( s2 y' [
$ ]5 {6 J: e: m& p这样CDS1就被成功加载到DDR总线中& Y: I f# m" r# d: W: A7 {: h
4 S6 T) V' N& O" R
; ]8 w7 s* v$ H1 N
" i$ d0 t* \6 y- E$ E* E
自此，等长约束规则作成，即可进行布线工作 |
|
/1 
发表于 2009-9-9 15:34
收藏
淘帖
支持！
反对！
楼主