TA的每日心情 | 开心
2025-6-4 15:11 |
|---|
签到天数: 1190 天 [LV.10]以坛为家III
|
本帖最后由 we167527 于 2019-10-16 22:24 编辑 5 g: p. R5 @+ ]! y2 R) i; h
/ x o3 [, X" J: T+ D- T我明白了~
* S" ]; X2 ^" u! z4 [# p' F6 s是不是CLK大于地址组1000mil的长度跟小于地址1000mil是一样的吧？
/ u+ E! v" `" x8 ?CLK并不会在达到内存端后保持等待地址的到来。7 u) p/ p* }# c' z% O, U: |5 f. y
而是CLK和地址在控制端源源不断的一直发送出来。. J3 h' d {' V# J
经过不同的等长路径后，每一个CLK和地址的周期的延时误差是一样的。3 ^5 P: k9 Z6 U0 Y4 x, D) U
% O$ f1 D6 j4 r
不管控制端发送的地址正确数据是多少，假设是0X01；再到达内存端后，
8 Q" f& e: x. MCLK和地址数据满足内存颗粒的建立时间和保持时间后，就会被认为是正确* Y# z$ b/ a2 L9 o9 \9 t# N) e/ F, g- J
数据而被采集存储，假设这是采集的时间是0X02。; E: o; Y, J9 L! J1 X1 v- D- U
# } |2 u( s* V3 s再问个问题：
9 W, ~% D$ i7 e; ?! V: ?, a- vhttp://www.edadoc.com/cn/TechnicalArticle/Show.aspx?id=1015* g! X4 Y+ r6 l8 C% h
1）上述文章中最后一段计算中等到延时误差在160ps*6mil/S=±960mil。
, ]& r/ X4 e8 _$ {这里取的160是下面式子中最小的值吧？？？& U4 t# P1 t& P6 [8 p( k( l
2）如果T_vb-T_setup或者T_hold-T_va其中一个式子等于的是100mil，另一个是200mil。误差的范围就变成100ps*6mil/S=±600mil了吗？？？
7 U& J* O' U: b7 p计算公式：' ]2 [/ u- T/ A" N
T_vb-T_setup=375-215=160ps
7 P# H" N. u+ x% H- ^: s5 k+ AT_hold-T_va=-160ps3 i5 x: U4 w% e9 z
3）T_pcbskew>T_hold-T_va的式子是不是可以改成：) ^/ R' n. M# u, o* s
T_va-T_hold>T_pcbskew？？？& [% _; M' I( r$ `2 D
+ q& W5 ~) A+ e; I% e% u- q
|
|
/1 
发表于 2019-10-15 17:30
楼主