AD中PCB设计时，导入元器件出现EXTRA COMPONENTS，EXTRA PIN IN NETS是怎么回事？

Touuqu

如图所示，在导入元器件封装的时候出现的，请问怎么解决！！！

' K, h+ X' Q9 t+ h7 D* ~( }
) Y: J" d/ Y+ m; y$ O* Q" B* K
: R7 M9 ]: y5 C) I2 U* A( a
9 c1 U4 G, D" K
  E9 g  n9 F3 l5 F( \' k

fox_gale

检查一下原理图和PCB封装对应的对不对，好像是说有的管脚找不到，missing 例如你原理图的器件是5个管脚，但是实际封装只有4个管脚，那么就丢了一个

Huanxi0214

检查原理图器件符号跟PCB封装管脚是否一致。

Touuqu

fox_gale 发表于 2019-10-8 14:12
! X7 s1 x, N6 _( V, i/ l检查一下原理图和PCB封装对应的对不对，好像是说有的管脚找不到，missing 例如你原理图的器件是5个管脚，但 ...

' b9 }& ^( R2 q2 X9 U) T是导入的时候封装库乱了，导致封装没对上报错了，这个问题该怎么解决？
& {/ B& U# o' F4 v' x

黄胜顶

检查原理图和PCB封装对应引脚是否正确，好像是说有的管脚找不到，missing 例如你原理图的器件是5个管脚，但是实际封装只有4个管脚，那么就丢了一个；如果是封装库乱了，你可以单独做一个这个工程封装库倒进去，把多余的封装库文件去掉试试。

Touuqu

黄胜顶 发表于 2019-10-8 20:06
8 s' w" v* V* [! O6 Y$ G' Y检查原理图和PCB封装对应引脚是否正确，好像是说有的管脚找不到，missing 例如你原理图的器件是5个管脚，但 ...

按照你的这个自己弄一个封装库的方法解决了这个问题，谢谢