想听听大家如何看待如何避免晶振的谐波辐射问题（晶振布局位置、芯片供电电压、电...

pegngf · 发表于 2019-9-30 15:53

您需要登录才可以下载或查看，没有帐号？注册

x

想听听大家如何看待如何避免晶振的谐波辐射问题（晶振布局位置、芯片供电电压、电缆长度）？感谢！

Colbie · 发表于 2019-9-30 16:11

晶体下方不要布地，走线包地，加22P或33P电容, 电容到地路径要短。晶体引出的两根时种线也要短，不形成天线。

Mhza · 发表于 2019-9-30 16:11

输出串电阻。

Ferrya · 发表于 2019-9-30 16:11

晶振下方铺地完整。

522 · 发表于 2019-9-30 17:02

晶振的环路尽量小，晶振尽量靠近MCU,晶振到MCU的走线尽量短

522 · 发表于 2019-9-30 17:06

晶振外壳接地，晶振不要靠近板框的位置，即是无法避免也要有1厘米的位置（具体多少忘了，要翻一下书，1厘米应该足够了），晶振下方不要走线等等，还有好多需要注意的地方

wu6886 · 发表于 2019-10-1 21:17

加電阻展頻,讓頻率不那麼準

Bill168 · 发表于 2019-10-4 14:06

:):)

绿柱石 · 发表于 2019-10-6 21:13

r如果是不用的拐角，尽量匹配电阻接地，别悬空

xyd82 · 发表于 2019-10-7 21:52

wu6886 发表于 2019-10-1 21:17' W3 |. v1 B, V7 s3 A
加電阻展頻,讓頻率不那麼準

加电阻可以展频吗？加在哪里

帐号		自动登录	找回密码
密码			注册

推荐内容 /1