找回密码
 注册
关于网站域名变更的通知
查看: 414|回复: 1
打印 上一主题 下一主题

[毕业设计] I2C接口程序FPGA实现毕业论文

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-9-17 15:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
串行扩展接口的发展是新一代单片机技术的显著特点,其中I2C        总线功耗低,结构简单,使用灵活,被广泛应用于视频、音像等各类设备中。
本课题首先研究了 IIC        总线的规范,简要介绍了 QuartusⅡ设计平台, 以及FPGA的设计流程。在此基础上, 重点介绍了 IIC接口的总体设计方案, 详细描述时序状态机的工作原理和        Verilog        HDL 语言的实现,以及在QuartusⅡ平台上的时序仿真。 本系统采用了自顶向下的设计方法, 利用了Verilog        HDL 语言的结构描述风格,把整个设计分成        6 个模块,时钟分频模块,寄存器组模块,数据接收模块,数据发送模块,输出缓冲模块,时序控  制模块,顶层模块也采用语言描述。在QuartusⅡ平台上,实现系统的功能和仿真。

6 F; T; ]7 Y0 O% Y4 C
$ [. X9 k) }) `; e% o. J( B" B
游客,如果您要查看本帖隐藏内容请回复
+ |9 _$ F: c! g" I

该用户从未签到

2#
发表于 2019-9-24 13:43 | 只看该作者
最近学习FPGA,也在写一个读写EEPROM的Verilog程序
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-26 11:39 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表