高压灯传导测试不过怎么办？

paprill

请教大神，高压灯传导测试不过怎么办？非常感谢！

) j) |9 d1 g: h5 m: q5 f9 Q0 T

+ F8 ]- n2 d, n$ B

W13265835731

1)从减少辐射骚扰的角度出发，应该尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面的分布电容，抑制其向空间辐射的能力。
2)电源线、地线、印刷板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种抑制板走线要短而粗，线条要均匀。
5 L. p7 f* M/ U- q5 |+ \3)电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。
1 ~1 z. B4 X! o: K, S/ `; e( b4)电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合。
在PCB的不同的设计阶段所关注的问题点不同。
比如在元器件布局阶段要注意:
1)接口信号的滤波、防护和隔离等器件是否靠近接口连接器放置，先防护后滤波;电源模块、滤波器、电源防护器件是否靠近电源的入口放置，尽可能保证电源的输入线最短，电源的输入输出分开，走线互不交叉;
* L& j1 L" {. E7 Q, ], C2)晶体、晶振、继电器、开关电源等强辐射器件或敏感器件是否远离单板拉手条、连接器;
3 L' }( f' p! v$ F9 u" d) }9 m$ y/ K3)滤波电容是否靠近IC的电源管脚放置，位置和数量适当;
4)时钟电路是否靠近负载，且负载均衡放置;
5)接口滤波器件的输入和输出是否未跨分割区;除光耦、磁珠、隔离变压器、A/D、D/A等器件外，其它器件是否未分割区;

Mhza

1. 由EMC FILTER共模电感、差模电感与PI型滤波都无效来看，杂讯路径不是在输入端
2. 由IC和MOS的对策无效来看，IC、Q1、Q2也不是信号源
8 u- i( a* ]# Q3. 输出端无法加对策
$ R" z9 v( G) S+ |/ z4. 信号源尚未确定
4 V0 B% Y: \# n" A3 R由以上四点来看，几可确定杂讯源是T1，而且是二次侧线圈，其dv/dt至少高达3000Vx48000HZ
1 Q' t! n  m9 O" [4 _+ r$ W) b如果taik说的3KV只是DISIGN SPEC，而不是实测结果的话，就必须再加上漏感所造成的SPIKE，最后达5、6KV也不意外
此时即使T1的绕法已经将分佈电容降到最低（也同时令漏感变大），但这个小小的分佈电容遇上这麽大的dv/dt，就会产生令测试FAIL的共模电流

, Q- O9 w+ }8 ?" \' R' y怎麽改？

3 ]3 }- n5 i' M5 ]% |7 M小提醒，由组立照片来看，T1杂讯直接BYPASS EMC FILTER的可能性不小
+ v3 I( T$ w. d主板改四层板，并转180度让SMD面朝下，可能会有帮助，但机构要改，老闆应该不会答应，EMC没做到DESIGN IN常会在后期出现这样的结果，而能做到DESIGN IN的也没几家。

abcde1234

这份原理图中真正在做SWITCHING的元件只有IC、T1、Q1、Q2

T1的绕法，已将寄生电容降到最低（但伴随的是SPIKE较高，Q承受的应力较大，效率也不好），也没有内层可以加铜箔隔离

C5为104，属于去耦作用，并个106试试

: i4 g' n2 I! F2 T: w- q, _7 oMOS换个厂牌型号，也常有惊喜

% c4 ~* z+ P- i0 v$ d$ p5 \( A既然输入端的共模电感没有帮助，那X电容加大结果如何？
如果还是无效，那在输出端加个共模电感试试。

Colbie

高压灯的电路原理我不懂，但EMI-PCB上的T1可以这样玩吗？这样会不会一送电就放烟火了？由28mH来看T1应该只是CM CHOKE吧！我在想28mH会不会只是另一个错误？这值不合理
主板上也有另一个T1,这个产品要如何建立BOM呢？
, q2 f# Z: z: D! w请LZ再确认一下吧！

Allevi

这IC的PIN ASSIGNMENT对EMC不理想 5、7 PIN是CLOCK信号却傍著INPUT/OUTPUT的6、8 PIN。

A-Lin

看你原理图,怎么感觉共模下方被短路了呢?
' @; U) o4 p, \, S# D; `, r# Q. e难道只有一个绕组有用?
可能与变压器有关,你试试变压器加内屏蔽看看。

paprill

A-Lin 发表于 2019-8-29 16:59
; C  |" x: |: |" A; S看你原理图,怎么感觉共模下方被短路了呢?
$ x2 h$ k& p, j3 u8 i! ~  a难道只有一个绕组有用?
可能与变压器有关,你试试变压器加内屏蔽 ...

共模原理图短接了，PCB板并没有，两个MOS的驱动电阻已改为100欧了，一点改变的反应都没有，个人认为是IC没有抖频。
. B* R! M3 z. j- b; L

paprill

目前共模已换了几种感量的了，包括共模差模，只能改变1M以后的数据。

sunygd

没有看到CE 的图片啊。

House

28mH的共模电感感觉确实不合理，能有这么大，一般滤波器里面的共模电感都不会超过10mH的； 还有，二极管D1两端套个铁氧体磁珠试试。

paprill

abcde1234 发表于 2019-8-29 17:05
这份原理图中真正在做SWITCHING的元件只有IC、T1、Q1、Q2

/ D& }' D- o2 m* m% W; _, z. ?  LT1的绕法，已将寄生电容降到最低（但伴随的是S ...

9 d, d6 x( r' O7 \/ U: Z" ^输出是交流3KV左右，不能加共模。
/ X( U: C* s7 X. v" Q+ `& f5 y

paprill

现在在输出加Y电容30PF（几个串联）到整流负极，整体会下降2个多dB,然后改变不同材质和感量的共模，数据500K到1M之间无余量，1M后面没问题，就只有490K，970K，242K这3个频点一点改善都没有。整流后做π滤波无效，整流负极串500uH电感，烧了IC和MOS。

abcde1234

请问输出3KV不能加共模是因为耐压考量吗？
( e0 @  p7 [, {( x) ]; L: U可否将共模加在T1前？不然输出线绕锰锌CORE可能也有效（机率较低）
1 p4 E7 \1 s- {其实以这一颗T1的结构来看，我自己是觉得输出端的可能性不高，但死马当活马医，说不定瞎猫就碰到死耗子，反正想由输入端改也是老鼠咬龟，无从下嘴
3 e0 g3 q+ s" Y9 p) G
! c5 w8 f$ a& |- |2 J我是希望C5以104//106,而不是单用一颗106。

paprill

曾经尝试在输出加共模，双线并绕的共模马上就燃了，用分开绕的共模坏机。已试过各位提供的对策，都不理想。IC方案商也没搞定。

paprill

屏蔽过变压器并接初级地，我测试时都没装结构，把输入端与变压器都拉开，测试结果都没变化。这个已经过几个高手整改了，都无招。因是帮忙整改，客户已拿走了样品。
谢谢各位的出谋划策。