本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于FPGA的巴克码相关器设计与研究
返回列表 发新帖
查看: 254|回复: 2
打印 上一主题 下一主题

基于FPGA的巴克码相关器设计与研究

[复制链接]
Taio

该用户从未签到
跳转到指定楼层
1#
发表于 2019-8-7 09:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
基于FPGA的巴克码相关器设计与研究
5 {1 I; p" ~! _) S" O& v2 p& L
, I/ n: w) v5 |4 |" }& c9 t
分析巴克码的设计及其相关的特点与原理,用Verilog语言编写相关器,利用FPGA实现13位巴克码相关器,并对其用ModelSIM仿真。仿真证明输出了最大功率主副比,有效抑制了旁瓣,并为雷达工程中巴克码的应用提供更坚实的理论基础。
" ~% }( o6 l/ h  k
游客，如果您要查看本帖隐藏内容请回复

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
雷北城

该用户从未签到
3#
发表于 2022-4-10 14:46 | 只看该作者
基于FPGA的巴克码相关器设计与研究

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-5 20:41 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表