DC Verilog+HDL设计实例及其仿真与综合

A-Lin

DC Verilog+HDL设计实例及其仿真与综合

: I. T9 |: I+ q3 ^' {
6 X4 e( Q2 [2 E1 m$ a' v
% r  k% L6 d0 L1 }  J% V介绍了 verilog HDL的特点,讨论了EDA技术的设计思路,针对数字电子 系统,用verilog HDL设计了一个篮球 30秒计时器.并在cadence和 Synopsys环境下成功 地进行了仿真和逻辑综合。

游客，如果您要查看本帖隐藏内容请回复

xixihahaheihei

学习一波

uyvuyv

这个有PT和FM验证么