|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
使用Quartus设计FPGA,简单包括以下流程:
2 @0 ?' P% ]: X+ q) ], |; n5 Z- ]/ w
- 新建工程,写代码
- 编译工程,找错误
- 分配引脚,重编译
- 下载配置,到硬件
6 K" B+ {9 T4 N/ M) {3 A o& } % w( K& a4 `' h' O8 z, z
& D- F. h: @) ^2 ?$ L7 x: d! q7 S/ K' i4 ^0 U
为保证设计的正确性,在编译后,一般还需要做仿真验证,然后下载至硬件,有两种仿真方式: 4 o: R5 @) p; R) o& T
- 功能仿真 , q2 o# w2 p8 j6 s
- 时序仿真) ]% q$ |" W' B1 w) H
4 ] v F+ z( z3 V* h# v
0 P% Y* ~2 J) G8 _+ u% i( N3 `新建工程,写代码& T$ \/ x5 d* z% O* j0 e
9 w- q9 E" ?- [7 X. e% H" `
* U2 U/ S" A; G4 B7 K: Q) m-创建工程文件夹
+ P; g* ^/ r2 P, B1 \) ]* p
& _2 R8 k0 b6 z7 a& ]% a
2 m' T( p" B' U3 X3 m! z; l7 Y& Q! s- ~
0 ]) b% x2 m1 `: T; V' W
|
|