FPGA的IRIG-B(DC)码产生电路设计

A-Lin · 发表于 2019-7-25 13:18

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

FPGA的IRIG-B(DC)码产生电路设计

摘要：提出了一种IRIG-B(DC)码产生电路的设计方法。采用ALTEra公司低功耗Cyclone FPGA系列中的EPLC6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察，使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明，该设计可以产生标准的IRIG-B(DC)码时间脉冲序列。

游客，如果您要查看本帖隐藏内容请回复

Demyar · 发表于 2019-7-25 16:49

看看

雷北城 · 发表于 2022-8-11 16:02

FPGA的IRIG-B(DC)码产生电路设计

帐号		自动登录	找回密码
密码			注册

FPGA的IRIG-B(DC)码产生电路设计

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1