找回密码
 注册
关于网站域名变更的通知
查看: 431|回复: 4
打印 上一主题 下一主题

关于PCB走线串扰问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-23 11:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
; R7 o$ w0 T: j& M2 W( W5 L
有一块板,由于结构的原因,PCB板上的几对差分线走得非常长,约1m,且快形成一个环路了(类似于字母C的样子)。现在测试判断这几对线被附近的信号串扰了。在不改变走线长度的情况下(结构限制,无法修改),能有什么办法可以采用?串共模电感?串电阻?或是有什么好的方法(在线上焊接共模电感,难度相当大)?

该用户从未签到

2#
发表于 2019-7-23 15:55 | 只看该作者
可以屏蔽吗?
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    3#
    发表于 2019-7-23 18:07 | 只看该作者
    我觉得 串扰是共模 从端口带出来 你可以串共模电感、电阻,并电容都可以有效降低

    该用户从未签到

    4#
    发表于 2019-7-23 18:08 | 只看该作者
    增加包地线,同时在差分线走线区域不要有其他信号的过孔,信号的噪声也有可能通过其附近的过孔耦合出去。

    该用户从未签到

    5#
    发表于 2019-7-23 18:09 | 只看该作者
    如果确信是串扰,再能确定是那个信号串扰到它上面,那么,增大布线间距就是神器了,信号线布线3W距离,就是这方面考虑。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-23 08:28 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表