基于FPGA的多功能数字钟系统的设计与实现

Zedd

基于FPGA的多功能数字钟系统的设计与实现

$ ^3 i6 l: a* g! F
介绍了一种基于FPGA的多功能数字钟系统的设计方案,采用Verilog HDL编程语言以及Top-Down的模块化设计思想,对整个模块作了详细的介绍。系统设计是为了满足不同人群的需要,增加一个模式选择按键,可以实现12小时、24小时两种计时方法的切换。整点报时功能采用蜂鸣器完成,当前时刻是几时蜂鸣器就响几下。通过ModelSIM仿真,并且下载至FPGA开发板验证发现系统实现了预期的功能。
) x) ?/ F  J/ G$ ~7 `0 l2 p

游客，如果您要查看本帖隐藏内容请回复

lt666

挺好的

zyftxdy

1xcbsbxfhxc

雷北城

谢谢分享，学习了！

fkd12345

1111111111111111

ldwl2014

9 Q, K, }" n2 G2 e- s2 b谢谢分享，学习了！