请教大神一个关于FPGA复位问题

sunygd

0 K8 _: p0 y$ \4 x8 B- e$ j2 T
9 K( ~* p: x! E& c# `; B4 Y请教大神一个关于FPGA复位问题，对于代码中常编写的always @ （posedge clk or negedge rst_n）中的rst_n是连接外部复位引脚的吧，
但是从我这电路图中看，并没有连rst_n管脚，只有一个外部管脚连接到 PROGRAM_B_2管脚，
$ p7 M% }: A0 \问题：

9 Y  `* m9 A/ s% a" u4 }, Q7 I
0 p" [' a5 I0 R1 M$ L1，这个管脚输入不需要写入语言代码中吧？（我给分配管脚时，无法锁定）；
- o0 k9 ?# D+ L& D! J! c  Z2，是不是意味着这没有外部复位，所以就不能使用rst_n？非常感谢！

Touuqu

顶一个