|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
$ X) Z1 d/ e* X# ]
4 j+ u! I- h7 p! F
5 e7 F, }% A% Y8 h( p( D: R/ i( G 摘要：给出了脉冲位置调制(PPM)系统的设计方案，并基于FPGA通过简明的Verilog代码实现了该设计，时序仿真结果验证了所设计的系统能够满足PPM系统的要求，并在满足一定性能需求的情况下消耗了较少的逻辑资源。; S6 u" c; f% m6 ^) e( c
关键词：PPM;FPGA;Verilog HDL;时序仿真0 G6 B2 A: e; _$ n. B3 p
引言9 u, c: R# U9 W& |) a
作为一种新型的通信技术，脉冲位置调制(PPM)系统依靠其编码简单、传输效率高等优点，已广泛应用于超宽带移动通信、光通信、机载设备的空地数据链等诸多领域，同时PPM信号的调制和解调对整个通信系统的性能影响很大。
! T1 N, B; |3 R' ~5 V% f ] 本文主要介绍了在QUARTusII集成开发环境下，充分发挥数字设计的优势[1]，利用Verilog HDL实现PPM系统，并通过时序仿真结果来验证设计方案。6 j, T+ q; R+ X8 \% W5 P
|
|
/1 
发表于 2019-7-17 09:22
收藏
淘帖
支持！
反对！
