|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
$ `, W2 M+ }' C) Z7 g6 Y2 n+ ?" M# M- B7 D9 d/ m" Y, k
~; q& v0 l8 B# m, f, w
摘要:给出了脉冲位置调制(PPM)系统的设计方案,并基于FPGA通过简明的Verilog代码实现了该设计,时序仿真结果验证了所设计的系统能够满足PPM系统的要求,并在满足一定性能需求的情况下消耗了较少的逻辑资源。
' L9 L- o& j% X6 z2 _4 K8 | 关键词:PPM;FPGA;Verilog HDL;时序仿真
" p6 x. y6 B' Y7 o6 n& y 引言( Y5 E Y4 k& n/ r: i. o
作为一种新型的通信技术,脉冲位置调制(PPM)系统依靠其编码简单、传输效率高等优点,已广泛应用于超宽带移动通信、光通信、机载设备的空地数据链等诸多领域,同时PPM信号的调制和解调对整个通信系统的性能影响很大。
. _' p" x0 S3 X; o; s9 F1 j9 m 本文主要介绍了在QUARTusII集成开发环境下,充分发挥数字设计的优势[1],利用Verilog HDL实现PPM系统,并通过时序仿真结果来验证设计方案。% P( r3 ? k' M( E" h4 a* h
|
|