FPGA设计中的常用时序路径

thinkfunny

在高速的同步电路设计中，时序决定了一切，要求所有时序路径都必须在约束限制的时钟周期内，这成为设计人员最大的难题，因此，首先确定和分析基本时序路径有助于设计者快速，准确地计算时序裕量，使系统稳定工作，XILINX公司提倡的几种常用基本路径。
  r$ X; h9 R# k$ ?+ z
! M; @6 R' w  u1 v8 T
（1）Clock-to-Setup路径：

" `& P: n9 u2 \" {) {& o' H0 B
! ^4 G6 _1 k( N# K, [$ e" r" h           clock-to-setup路径从触发器的输入端开始，结束于下一级触发器，锁存器或者RAM的输入端，对终止端的数据信号要求一定的建立时间。如下图所示：
7 {9 N$ z$ }  _! {. f; L
+ j) Y, z1 v) E5 r4 G" T9 z

游客，如果您要查看本帖隐藏内容请回复

# ^: {% `) Y3 M. F- n3 ]% T
" K2 K. i1 i; h6 w' v$ T, A
( o% y: i9 j) p2 b) g( ]
" c3 D& a) |1 [# o1 {

adogpp

看看都是哪些常用的